1、：號學題 ：答 名 姓要 不 內 線 封 級密班業專稱名院學至學期數字電路與數字邏輯試卷A卷出卷教師：徐曉光 適應班級：電信0601-04考試方式：閉卷 本試卷考試分數占學生總評成績的 70 %復查總分總復查人 （本題 20分，每空1分）一、填空1與模擬電路相比，數字電路具有精度高和 抗干擾 能力強的優點。 2.“除2取余法”，得到的第一個余數為二進制數的 最后一位 。31位十六進制數對應于4位二進制數。4已知一個8421碼為0101，其對應的余3碼為 10005. 按正邏輯約定， 高 電平表示邏輯狀態1，低電平表示邏輯狀態0。6如果某個質蘊涵中至少存在著一個在其它質蘊涵中找不到的最小項，則稱

2、該質蘊涵為必要質蘊涵項封 7. 奇偶校驗器與奇偶發生器是同一種電路，都是對所有輸入信號的 檢測 運算電路。8. 鎖存器是由電平觸發的電路，觸發器是由 脈沖 觸發的電路。9.為了保證觸發器的正常工作，輸入信號應當 震蕩CP（clock pulse）脈沖到達前即穩定下來的時間，稱為“建立時間”（setup time）。10.為了保證觸發器的正常工作，輸入信號應當在CP（clock pulse）脈沖到達后仍保持穩定 線不變的最短時間，稱為 保持 時間。11.利用12.同步時序邏輯電路是指電路中存在著公共的時鐘脈沖信號。在時鐘脈沖的作用下，各個觸發器狀態翻轉的時間 相等 。13.兩個相互等價的狀態應當

3、：1）在所有輸入條件下，它們的輸出均2）在所有輸入條件下，它們的次態均 相等 。14RAM分為SRAM和DRAM兩大類。SRAM意 ，DRAM意為RAM。DRAM的讀寫速度比。數字電路與數字邏輯試卷A 第 1 頁 （ 共 8 頁 ）15數字邏輯集成電路的動態功耗與電路的功耗電容Cpd成正比，與電路的電源電壓的 平方 成正比，與工作頻率成 正比 。16ADC，理論上能夠分辨出VREF/2N大小的輸入電壓變化。（本題20分）二、選擇1不同品種的數字邏輯集成電路，有著不同的電源電壓參數。對于+5V的電源電壓，_。a.僅能使用TTL集成電路，b.能夠使用TTL和CMOS集成電路，c.TTL、CMOS和

4、HCMOS集成電路都適用。2.在不需要考慮與TTL集成電路兼容的時候，應當選用_。 a.HC數字集成電路，b.HCT數字集成電路 3.邏輯表達式ABCD+(A+C)的對偶式為_。 a.(A+B+C+D)(AC)，b.(A+B+C+D)(AC)4.對于4變量的邏輯函數，下面式子中正確的為_。 a.åm(0,1,4,6,12,13,15)=ÕM(2,3,5,7,8,9,10,11,14)，b.Õ15Mj=1.j=05.利用反饋清零法，設計任意模數M的計數電路時；如果利用的是集成計數器電路的異步清零端，則應當_。如果利用的是集成計數器電路的同步清零端，則應當 _。a.

5、將M-1譯碼為清零信號，b. 將M譯碼為清零信號6.在數字邏輯電路中，存放算術運算的中間結果，應當使用_。存放程序代碼應當使用_。a.只讀存儲器ROM，b.隨機存儲器RAM7.選擇半導體存儲器時，如果產品已經定型、生產批量大，應當選取_。如果希望用戶能夠自己反復編程，應當選取_。如果要求用戶能夠自己編程、且價格低廉，應當選取_。a.掩模ROM，b.OTP ROM，c.Flash存儲器數字電路與數字邏輯試卷A 第 2 頁 （ 共 8 頁 ）號學題 答 名 姓要 不 內 線 封 級密班業專稱名院學8.由傳輸門TG構成的雙向模擬開關，_。a.只能用于開關數字信號，b.只能用于開關模擬信號，c.既能用

6、于開關數字信號，又能用于開關模擬信號。9.在實際應用中，“與非”門電路未使用的多余輸入管腳，應當_。 a.接到固定的高電平上，b.與使用的管腳并聯在一起，c.懸空。10.在數字邏輯電路系統中，如果需要實現電平變換，應當選用_。如果需要利用總線傳輸數據，應當選用_。 a.三態門，b.緩沖器，c.漏極開路(OD)門11.在RS-232規范中，代表邏輯狀態“1”的電平為_，代表邏輯“0”的電平為_。 密a.+3V+15V，b.-3V-15V12.在數字邏輯電路系統中，利用_能夠將系統分成 “電氣隔離”、信號卻能相互傳輸的兩個部分。a.變壓器，b.光耦合器，c.總線收發器13. 在IEC邏輯符號中，以

7、數字開頭的標注表示關聯動作的_，字母開頭的標注表示關聯動作的_。 封a. 承受者，b. 施加者（本題 12分）三、用卡諾圖化簡下列邏輯函數。(1) Y=ABC+AC×D+BCD+ABCD(2) Y=f(a,b,c,d)=åm(2,3,4,5,13,15)+åd(8,9,10,11)線數字電路與數字邏輯試卷A 第 3 頁 （ 共 8 頁 ）（本題 10分）四、下面為某邏輯函數Y的MEV卡諾圖。如果手頭有一個8選1數據選擇器74HC151，請畫出實現該邏輯函數的電路圖。：號學題 答： 名 姓要 不內 線 封 級密班業專稱名院學數字電路與數字邏輯試卷A 第 4 頁 （

8、共 8 頁 ）（本題 10分）五、(1)分別寫出JK觸發器和D觸發器的特性方程。(2)利用邏輯門電路和下圖的D觸發器，構成一個下降沿觸發的JK觸發器電路。密封（本題 10分）六、給出時序邏輯電路的狀態轉換圖如下所示。(1)填寫電路線的狀態轉換表。(2)填寫實現該電路的JK觸發器激勵表（將狀態S0指派為0，狀態S1指派為1）。數字電路與數字邏輯試卷A 第 5 頁 （ 共 8 頁 ）（本題 5分）七、邏輯電路如圖所示，已知OD門的輸出端最大電流為25mA。要求電路的輸出高電平不低于6V，請估算下面電路中上拉電阻R的取值范圍。號學題 答 名 姓要 不內 線 封 ： 級密班業專名院學數字電路與數字邏輯試卷A 第 6 頁 （ 共 8 頁 ）（本題 8分）八、下圖數字邏輯集成電路74HC161的IEC邏輯符號。讀圖并回答下列問題：(1)74HC161是具有什么邏輯功能的集成電路？(2)當74HC161的第9管腳接高電平時，電路工作于什么狀態？(3) 第15管腳有什么功能？(4) 74HC161是同步清零方式還是異