1、 模擬CMOS集成電路課程設計 題目：二位數值比較器專業：電子科學與技術班級：學號：姓名：指導老師：完成時間：2014年 月 日目錄一. 設計目標二. 一位數值比較器的設計三. 二位數值比較器的設計四. 原理圖的繪制及電路的仿真五. 實驗電路的版圖設計六. 實驗心得一 設計目標本次課程設計把重點放在電路的設計、制作和仿真，以及版圖的設計。熟悉在UNIX系統下Cadence軟件的使用，掌握電路原理圖的輸入和編輯及電路的仿真。 在數字系統中，特別是在計算機中都需具有運算功能，一種簡單的運算就是比較兩個數A和B的大小。用以對兩數A、B的大小或是否相等進行比較的邏輯電路稱為數值比較器。比較結果有A&g

2、t;B、A<B以及A=B三種情況。二一位數值比較器的設計1.一位數值比較器 設輸入的兩個二進制數位A、B，輸出比較的結果為Y(A>B）、 Y(A<B）、 Y(A=B）三種情況。輸出時為1，否則為0。2 真值表如下：輸入 輸出A B Y(A>B） Y(A=B）Y(A<B）0 0 0 1 00 1 0 0 11 0 1 0 01 1 0 1 03.根真值表可寫出邏輯函數表達式為4 邏輯圖如下所示：三. 二位數值比較器的設計1.二位數值比較器二位數值比較器是在一位數值比較器上，加上3個與門和2個或門構成的。為了減少符號的種類，不再使用字母L，而以（Ai>Bi）、（

3、Ai<Bi）、（Ai=Bi）直接表示邏輯函數?？梢杂烧嬷当韺晌槐容^器作如下簡要概述。當高位（A1、B1）不相等時，無需比較低位（A0、B0），兩個數的比較結果就是高位比較的結果。當高位相等時，兩數的比較結果由低位比較的結果決定。電路利用了1位數值比較器的輸出作為中間結果。它所依據的原理是，如果兩位數A1A0和B1B0的高位不相等，則高位比較結果就是兩數比較結果，與低位無關。這時，由于中間函數（A1=B1）=0，使與門G1、G2、G3均封鎖，而或門都打開，低位比較結果不能影響或門，高位比較結果則從或門直接輸出。如果高位相等，即（A1=B1）=1,使與門G1、G2、G3均打開，同時由（A1

4、>B1）=0和（A1<B1）=0作用，或門也打開，低位的比較結果直接送達輸出端，即低位的比較結果決定兩數誰大、誰小或者相等。2. 二位數值比較器的真值表001010 1 0 0A0 > B0A0 < B0A0 = B0A1 = B1A1 = B1A1 = B101 0×A1 < B100 1×A1 > B1FA=BFA<B FA>BA0 B0A1 B1輸 出輸 入3. 根據真值表可寫出邏輯函數表達式為FA>B = (A1>B1) + ( A1=B1)(A0>B0)FA<B = (A1<B1) +

5、( A1=B1)(A0<B0)FA=B=(A1=B1)(A0=B0)4. 兩位數值比較器的邏輯圖：四. 原理圖的繪制及電路的仿真1.調用cadence軟件 進入UNIX系統后，輸入icfb 命令調用cadence軟件。此時會彈出CIW 窗口（命令解釋窗口），如下圖所示：2. 創建模型庫與單元視圖 進入cadence后，點擊CIW 窗口的filenewlibrary，將庫文件的路徑設置在cadence目錄下，Name欄輸入庫文件名為cmoscp。點擊filenewcellview，生成單元視圖Libray Name選取為cmoscp，Cell Name命名為text1，設置view nam

6、e為shcemetic，設置tool 為composer schematic。3. 畫原理圖非門電路圖與門電路圖或門電路圖或非門電路圖二位數值比較器電路圖畫原理圖的幾個常用的快捷鍵： i Add Instance w Add Wire p Add Pin q Edit Properties f Fit Window c Copy u Undo（在CIW 窗口點擊option>User Preferences >Undo Limit 可修改撤消次數。） m Stretch 的快捷鍵 del Delete 的快捷鍵4. 設置分析環境在原理圖編輯窗口下，仿真之前必須先對分析環境進行設置。

7、點擊ToolsAnalogEnvironment，首先我們要設置模型庫文件的路徑，點擊Setup>Model librarie將庫路徑設為/mnt/hgfs/D/lib/csmoc/csmcof/models/s05mixddst02v23.scs,將Section 設為tt,如下圖所示：5.選擇分析類型 點擊Analyses>Choose，可以選擇分析類型，這里我們選擇Tran（暫態）分析，參數設置如下圖所示，我們同樣也可以選擇dc（直流）、ac（交流）、noise（噪聲）等作為我們的分析對象。6.選擇輸出信號保存點擊OutputsSave All，可選擇輸出，輸出信號選擇all

8、pub，器件電流選擇all。這樣我們可以有選擇性的得到我們需要最后看到的信號。7. 仿真點擊SimulationNetlist and Run 可進行仿真，點擊后會彈出Welcome to Spectre窗口，點擊OK就開始仿真了,如果提示有錯誤，就需要修改原理圖。8.仿真結果功耗五. 實驗電路的版圖設計1.版圖的繪制在Icfb-Log:/home/004/CDS.log對話框中，FileNewCellview在 Cellname：“D-TSPC”View name:SchematicTool:ComposerVirtuoso，即彈出Virtuoso Layout Editing : luwe

9、i D-TSPC Layout對話框； 根據電路圖繪制版圖。2. DRC驗證打開要驗證單元的版圖界面，點擊FILE下的DRACULA DRC，彈出在菜單欄上，在DRC菜單下的SETUP中，給出錯誤文件的路徑，即可將錯誤報告與Virtuoso的圖形界面結合起來，根據錯誤層的提示，在圖中直接修改即可。根據錯誤報告的提示，修改版圖的步驟為： （1）將錯誤文件導入Virtuoso界面。 （2）找到錯誤層，根據錯誤提示進行修改。 （3）更新編譯規則文件，進行DRC驗證，重復上述（1），（2）操作，直至版圖完全通過DRC驗證。六. 實驗心得由于平時Candence實驗沒怎么認

10、真做，所以開始那一天，做的很辛苦，很多東西都不懂，上午基本就學會了建工程和文件，然后畫原理圖，畫的原理圖也經常編譯時出錯，原理圖畫了又畫，當時就覺得很煩；下午，開始仿真，由于對仿真也不熟悉，就不斷的問同學，但效果還是不怎么好，自己理解到才能真正做好；晚上繼續做，發現了下午沒仿真出來的原因，原來是或門電路圖畫錯，于是重新修改，時間關系，沒做完；繼續前一天的圖，終于成功仿真出波形。通過這次課程設計，使我深刻地認識到學好專業知識的重要性，也理解了理論聯系實際的含義，并且檢驗了大學課程的學習成果，雖然在這次設計中對于知識的運用和銜接還不夠熟練，但是我將在以后的工作和學習中繼續努力不斷完善，這四天的設計的對過去所學知識的系統提高和擴充過程，為今后的發展打下了良好的基礎。課程設計剛開始，拿著選定的題目不知如何入手。畢竟課程設計不同于實驗課。靜下心來，仔細分析題目，回想了以前做實驗的基本步驟，再加上指導老師的說明與提示，心中才有了譜。 本次課程實習我雖然用了很多天的時間，但整個過程我都認真的完成了。這次版圖設計也讓我受益匪淺，首先我對于數值比較器的工作原理有進一步理解。同時在版圖設計中，對于0.6um設計規則更加熟悉，對于設計版圖的一些技巧