1、基于LabVIEW和ARM嵌入式數據采集與遠程傳輸控制系統基于嵌入式網絡的遠程數據采集系統具有不受地理環境、氣候、時間的影響，小型便攜，使用靈活方便，交互操作性好，傳輸速率高，可靠性高，功耗低和移動性好等優點。目前常用的嵌入式CPU中，ARM由于性價比在同類產品中比較突出，目前用得越來越多，尤其是結合開源的嵌入式Linux操作系統以后，更是得到越來越多設計者的青睞。LabVIW作為一種功能強大，簡單易用和設計靈活的圖形化編程語言，已經廣泛地被工業界、學術界和研究實驗室所 基于嵌入式網絡的遠程數據采集系統具有不受地理環境、氣候、時間的影響，小型便攜，使用靈活方便，交互操作性好，傳輸速率高，可靠性

2、高，功耗低和移動性好等優點。目前常用的嵌入式CPU中，ARM由于性價比在同類產品中比較突出，目前用得越來越多，尤其是結合開源的嵌入式Linux操作系統以后，更是得到越來越多設計者的青睞。LabVIW作為一種功能強大，簡單易用和設計靈活的圖形化編程語言，已經廣泛地被工業界、學術界和研究實驗室所接受，越來越多地應用在虛擬儀器、測試測量、數據分析、信號處理以及遠程控制中。本設計中，遠程數據采集系統采用基于ARM和嵌入式Linux的方案來實現。采用高性能的ARM嵌入式微處理器SamsungS3C2440作為系統的核心，結合數據采集、下變頻、存儲模塊，實現了數據高速實時采集。同時，利用處理器外部配備的以

3、太網控制器CS8900完成與主機上運行的LabVIEW服務器通信，實現數據的傳輸與系統的遠程控制。1 系統整體結構 采用SamsungS3C2440作為前端數據采集系統的核心控制器件。系統的整體設計任務分為信號采集與下變頻、數據存儲與傳輸、信號顯示與處理分析等。整體設計方案構架見圖1。信號采集部分采用ADI公司的AD9244完成，AD9244是一款14 bit,4065 MSPS的高性能ADC。為了滿足AD9244差分輸入的要求，在信號的輸入端配合了AD8138低失真單端轉差分ADC驅動芯片。信號采集完成后，送至ADC6620正交數字下變頻器(Digital Down Conversion，D

4、DC)處理，經過抽取和濾波后的I,Q兩路正交信號在其輸出的數據有效以及IQ指示信號的配合下，由FPGA產生靜態隨機存取存儲器(static Random Access Memory，SRAM)存儲時序并存儲至64 K16bit的SRAM中。 在FPGA中主要完成SRAM讀寫時序產生、SRAM讀寫地址生成、數據通道選擇等工作，FPGA中的邏輯在一個16 bit的控制字寄存器的控制下有序地工作。當SRAM中存儲一定量的數據后產生中斷信號，提示ARM將數據取走。為了提高系統的速度，ARM采用直接數據存儲(Direct Memory Address，DMA)方式讀取數據。之后運行在ARM上的客戶端程序

5、將數據通過網絡發送給遠程主機。遠程主機上的LabVIEW服務器程序對收到的數據進行顯示、頻譜分析、存儲回放等處理，同時遠程主機的控制信號以及為下變頻器ADC6620設計的濾波器文件也可以通過網絡發送給客戶端，實現遠程控制。2 現場數據采集系統的硬件設計21 ADC設計 外部模擬信號從SMA(SubMiniature-A)接口輸入，隔離直流后進入AD8138 ADC驅動芯片，AD8138將單路輸入信號變成兩路差分信號，送至AD9244轉換。AD9244中幾個重要引腳的含義及接法： a)CML(CommonMode Reference)：串聯一個01F的電容后接地。 b)DCS(Duty Cycle Stabilizer)：接+5 V電源時表示轉換時鐘為50占空比，接地表示轉換時鐘的上升沿與下降沿均由外界控制。本設計中DCS接+5 V電源。 c)SENSE(Internal Reference Control)：接地時將輸入信號峰峰值的范圍限制為1 V，接VREF時將輸入信號峰峰值的范圍限制為2 V。本設計中SENSE接VREF。 d)DFS