1、第 1 課 次 授 課 計 劃基本內容: 課程性質及內容介紹、先修課程及參考書目 第1章 計算機基礎知識（1）1.1 緒論 1.2 計算機的發展概述1.3 微機中信息的表示及運算基礎目的要求: 明確本課程的學習目的及要求、激發學習微機原理與接口的興趣與熱情，初步了解本課程的特點及學習方法；了解計算機發展歷史；熟練掌握無符號數和帶符號數的表示方法；掌握各種進制間的互換；（重點）掌握數的原碼、反碼、補碼表示法，并熟練掌握補碼加減運算。（重點）難點: 補碼加減法運算；有符號數和無符號數溢出判斷。教學環節及組織: 新課引入課程性質：該課程屬計算機硬件基礎課程，是學習微機組裝、單片機應用開發、微機控制等

2、課程的前序基礎課。課程內容：微機的基本結構；指令系統及匯編語言；存儲器結構及工作原理；I/O接口及應用；可編程芯片及應用。學習方法：首先掌握微型計算機的基本原理，熟記其指令系統用指令和應用指令編寫程序；掌握I/O接口的基本結構和接口應用；理論結合實際，多上機多編程，在應用中學習。新課講授1 計算機基礎知識1.2 計算機發展概述從1946年世界上第一臺電子數字計算機ENIAC問世至今，計算機的發展主要經歷了電子管、晶體管、小規模集成電路、大規模（LSI）和超大規模（VSLI）集成電路四個發展階段，從1981年起進入智能計算機階段。 微處理器及微型計算機的發展4位及低檔8位中高檔8位16位32位高

3、檔32位64位（主要體現在位數的變化） 微型計算機的組成微型計算機通常由微處理器（即CPU）、存儲器（ROM，BAM）、IO接口電路及系統總線（包括地址總線AB、數據總線DB、控制總線CB）組成。 計算機編程語言的發展。介紹各編程語言的特點，本門課程主要學習匯編語言。1.3 計算機中信息的表示及運算基礎 計算機中的數和編碼系統 計算機中的進位計數制 進位計數制的基本概念 u 課堂討論：為什么要使用二進制和十六進制，各進制間是否可以相互轉換？ 四種不同進制數（二、八、十、十六進制）的相互轉換（課堂練習） 計算機中帶符號數的表示 原碼、反碼和補碼的表示方法 原碼、反碼和補碼之間的轉換u 課堂練習

4、補碼加減運算 補碼加減運算規則 XY補=X 補Y 補u 例題分析例1X=-0110100B，Y=+1110100B，求X+Y=？例2X=-56，Y=-17，求X-Y=？u 通過例題強調：運算完后要先判斷結果的正負，結果若為負數，則需進行變補運算才能得到結果的真值。即XY原XY補 補 溢出判斷u 例題分析例3X=-62H，Y=-3BH，求X+Y=？例4X=-1FH，Y=-4AH，求X+Y=？ 溢出和進位的區別， 溢出判斷標準：若最高進位次高位進位=1，則結果產生溢出。小結1）主要介紹了計算機的發展以及計算機的基礎知識。2）要求掌握：二、十、十六進制的相互轉換，無符號數、帶符號數、真值、機器數的區

5、別，原碼、反碼、補碼、真值之間的相互轉換方法，補碼加減運算，進位和溢出的概念。課外作業及思考題1） 課后練習1,2,3,5,6題自行練習。課 后 記 載 :第 2 課 次 授 課 計 劃基本內容: 第1章 計算機基礎知識（2）1.3 微機中信息的表示及運算基礎第2章 8086體系結構（1）2.1 8086 CPU結構（內部結構） 目的要求: 掌握二-十進制數的表示（BCD數）；掌握二-十進制數的加減運算；（重點）掌握字符的編碼（ASCII碼）；掌握8086微處理器的基本結構和工作原理。難點: 二-十進制數（BCD數）的加減運算結果調整教學環節及組織: 復習鞏固 計算機中的數和編碼系統 計算機中

6、的進位計數制及進制間的轉換 計算機中帶符號數的表示：原、反、補碼的表示和轉換 補碼加減運算：XY補=X 補Y 補 溢出判斷：若最高進位次高位進位=1，則結果產生溢出。新課講授1 計算機基礎知識1.3 計算機中信息的表示及運算基礎 二-十進制數（BCD數） 二-十進制數的表示：用四位二進制數表示一位十進制數。 二-十進制數的加減運算u 課堂討論：例題中BCD數運算結果為什么不再是BCD數？為什么與十進制結果不符？u 通過例題討論，分析結果不一致的原因：BCD數在計算機中按十六進制運算“逢十六進一”，而十進制為“逢十進一”。若要BCD數運算中仍保有十進制的“逢十進一”的效果，則對運算結果需進行調整

7、。 二-十進制數的加減運算調整原則加法調整規則：（1）若二進制和小于10，則保持不變化。（2）若二進制和大于等于10，或有進位，則和數應加6修正。 減法調整規則：（1）若相減不發生借位，則減法直接進行。（2）若相減低位向高位發生借位，則低位應減6修正。u 課堂練習：用BCD碼計算94+7=101 字符的編碼（ASCII碼） 目前微機中應用最普遍的美國標準信息交換碼 常用字符ASCII碼：回車0DH/ 換行0AH/ 09（30H39H）/ az（61H7AH）/ AZ（41H5AH）2 8086體系結構從前續課程學習已經知道計算機的基本結構，從而可知微機的基本結構有運算器、控制器和存儲器等，這些

8、器件又是怎樣構成微型計算機的以及怎樣在CPU的指揮下工作的？這就是本節課要解決的間題。2.1 8086 CPU結構初步認識： 8086是16位微處理器，數據總線16位，地址總線20位（尋址范圍1M），40腳雙列直插組件封裝。u 課堂提問：計算機系統的三總線結構是哪三種總線？數據總線、地址總線、控制總線 8086 CPU 的內部結構(基于圖2.1 8086 CPU的內部結構框圖講解) BIU（Bus Interface Unit總線接口部件）：實現CPU與存儲器或I/O口間數據傳送組成：1個20位地址加法器、專用寄存器組(段寄存器和指令指針寄存器等)、指令隊列、總線控制邏輯 EU（Executi

9、on Unit指令執行部件）：主要功能是執行指令組成：算術邏輯運算單元ALU 、1個16位標志寄存器FLAGS、 1個數據暫存寄器、 8個通用16位寄存器組、EU控制器 8086 CPU 的工作原理 與一般CPU工作原理對比，解釋流水線技術 動畫演示8086 CPU流水線工作過程小結1）主要介紹了計算機中常用的編碼方式：BCD、ASCII2）要求掌握：BCD數的表示、加減運算，以及常用字符的ASCII碼 3）主要學習了Intel 80868088 微處理器基本結構和工作原理課外作業及思考題1） 課后練習13題自行練習；2） 預習：8086CPU 的寄存器結構課 后 記 載 :第 3 課 次 授

10、 課 計 劃基本內容: 第2章 8086體系結構（1）2.1 8086 CPU結構（內部結構+寄存器結構+管腳與功能） 目的要求: 熟練掌握8086 CPU內部寄存器組的定義及用法；（重點）基本掌握8086微處理器管腳的功能；熟練掌握物理地址/邏輯地址的概念；（重點）掌握存儲器結構和分段的意義；熟練掌握物理地址的形成方式；（重點）難點: 8086 CPU內部寄存器組的定義及用法；堆棧段的使用教學環節及組織: 復習鞏固 第1章課堂作業評講1下列無符號數中最大的數是 C 。 錯解：D（2人）A. （98）16 B. （152）10 C. （10011001）2 D.（227）8 2二進制數10.1

11、1101B寫成浮點數形式是 D 。 錯解：A（2人）、B（1人） A. 101110110-5 B. 10111012-1000 C. 1.01110110+1 D. 1.0111012+0001 3. 設x-46，y117，則x-y補和x+y補分別等于 B 。 錯解：D（2人） A.D2H和75H B.5DH和47H C.2EH和71H D.47H和71H4補碼表示的8位二進制有符號數表示的數值范圍是 D 。 錯解:A(3人)、C(14人) A. 0255 B. 0256 C. -127127 D. -1281275 利用二進制補碼完成有符號數加法運算：(16)+(-32)16補=0 001

12、0000B -32 原=1 0100000B -32 補=1 1100000B所以： 16-32補= 16補+ -32補 =0 0010000B +1 1100000B=1 1110000B (16)+(-32)=1 1110000B 補=1 0010000B=-16出錯之處：1）直接用原碼相加；2）原反補碼求取出錯；3）純計算錯誤；4）沒有結論 第2章內容回顧 8086 CPU的內部結構：BIU+EU （功能和組成） 8086 CPU的流水線工作方式新課講授2 8086體系結構2.1 8086 CPU結構 8086 CPU的寄存器結構注意強調 16位的AX/BX/CX/DX也可拆成兩個8位的

13、寄存器使用； 初步介紹存儲器的分段存儲的概念，由此給出段首地址和偏移地址的概念，幫助理解段寄存器和地址寄存器的功能； 寄存器存在“隱含尋址”的概念，即要記住寄存器和對應的段首地址寄存器，這是后面學習指令尋址的基礎。 IP用來存放將要執行的下一條指令（不是當前指）在代碼段中的偏移地址。具有自動加1功能。u 課堂練習：鞏固牢記標志寄存器各位的含義。 8086 CPU的管腳與功能 兩種工作模式：最大模式、最小模式 40個引腳，32個引腳功能固定，8個引腳隨工作模式不同含義不同2.2 8086系統的結構和配置 8086存儲器結構 常識：存儲空間以字節為單位，一個字節分配一個唯一的20位物理地址兩個連續

14、的字節稱為一個字，低地址對應低字節，高地址對應高字節u 課堂討論：什么是段？為什么要分段由于8086可以尋址20位地址空間，所以字或字節必須表示成20位的二進制。但是8086設計是用來執行16位計算的，它只能處理16位長的字。所以必須設計一個巧妙的方法來表示地址-存儲器分段。u 20位物理地址的形成。物理地址PA=段基址16 + 偏移地址 堆棧段的使用強調：以字為單位進行出入棧的操作，工作方式為“先進后出”。課堂練習、分析小結1）重點掌握：8086微處理器的寄存器結構，特別是標志寄存器的取值和寄存器組的組成和作用。2）重點掌握：8086存儲器分段、20位物理地址的形成、課外作業及思考題1） 要

15、求牢記8086CPU內部寄存器的名字、基本用法（這是學習匯編編程的基礎）課 后 記 載 :第 4 課 次 授 課 計 劃國慶休假基本內容: 目的要求: 難點: 教學環節及組織: 前次課程內容回顧新課講授課外作業及思考題課 后 記 載 : 第 5 課 次 授 課 計 劃基本內容: 第2章 8086體系結構（2）2.2 8086系統的結構和配置（存儲器結構） 目的要求: 基本掌握8086微處理器管腳的功能；了解最大及最小模式下管腳的不同定義；熟練掌握物理地址/邏輯地址的概念；（重點）掌握存儲器結構和分段的意義；熟練掌握物理地址的形成方式；（重點）掌握8086 CPU訪問存儲器的方式；（重點）掌握堆

16、棧段的使用。（重點）難點: 存儲器的組成：偶地址體、奇地址體8086 CPU訪問存儲器的方式；堆棧段的使用教學環節及組織: 復習鞏固 8086 CPU的內部結構：BIU+EU 8086 CPU的寄存器結構 8086 CPU的管腳：40個前次作業課堂評講1、3、4（特別提醒注意第4題（2）小題考慮周全）新課講授2 8086體系結構2.1 8086 CPU結構 8086 CPU 的管腳u 講清楚地址/數據線復用的問題，強調不得以而為之2.2 8086系統的結構和配置 8086存儲器結構 常識：存儲空間以字節為單位，一個字節分配一個唯一的20位物理地址兩個連續的字節稱為一個字，低地址對應低字節，高地

17、址對應高字節 存儲器的組成：偶數地址單元+奇數地址單元難點分析（對照課件圖分析）： 將1MB的存儲空間分成兩個512KB的存儲體，一個存儲體中包含偶數地址單元，另一個包含奇數地址單元。兩個存儲體之間采用字節交叉編址方式。 偶數地址單元與數據總線的低8位相連，奇數地址單元與數據總線的高8位相連。 地址總線A0用于區分當前訪問的存儲體。 8086 CPU訪問存儲體的方式難點分析（對照課件圖分析）： 特別注意A0和引腳的配合由此推出“對準字”的概念：從偶地址開始的字 存儲器的分段u 課堂討論：什么是段？為什么要分段n ？由于8086可以尋址20位地址空間，所以字或字節必須表示成20位的二進制。但是8

18、086設計是用來執行16位計算的，它只能處理16位長的字。所以必須設計一個巧妙的方法來表示地址-存儲器分段。u 20位物理地址的形成。物理地址PA=段基址16 + 偏移地址 堆棧段的使用強調：以字為單位進行出入棧的操作，工作方式為“先進后出”。課堂練習、分析小結1）主要學習了Intel 8086存儲器的組成和工作原理2）重點掌握：8086存儲器分段、20位物理地址的形成、CPU對存儲器的訪問方式。課外作業及思考題1） 思考：段地址、偏移地址、物理地址的含義和相互關系2） 課后習題4-20課 后 記 載 :第 6 課 次 授 課 計 劃基本內容: 第2章 8086體系結構（3）2.2 8086系

19、統的結構和配置（輸入/輸出結構、最大和最小模式系統）2.3 8086 CPU內部時序 目的要求: 了解8086輸入/輸出結構；理解最大和最小工作模式應用場合；掌握最小工作模式的系統典型配置；（重點）熟練掌握時序基本概念；（重點）掌握最小模式下讀寫總線周期時序。難點: 各種工作時序的分析教學環節及組織: 復習鞏固 存儲器的組成：以字節為單位，1M存儲空間分為偶地址體+奇地址體。以偶地址開始的字稱為“對準字”。 存儲器的分段：可分為若干個邏輯段（容量不大于64KB） 邏輯地址和物理地址：物理地址（20位）=段基址（16位）16 + 偏移地址（16位） 堆棧段的使用：以字為單位，遵循“先進后出”的原

20、則新課講授2 8086體系結構2.2 8086系統的結構和配置 8086 輸入/輸出結構 簡單介紹CPU要通過接口與外設實現輸入/輸出，外設地址的編制方法和訪問指令。 此部分內容不展開，到第5、6章深入學習。 8086 的最小和最大模式系統 最大、最小模式應用場合 結合課件中的圖分析最小、最大模式下系統典型配置。最下模式重點講。u 重點強調：地址鎖存器的作用8086 CPU的地址/數據引腳復用，利用地址鎖存器才能分離數據和地址信號。2.3 8086 CPU的內部時序 時序基本概念 時鐘周期（狀態周期）：CPU的最小定時單位，由系統時鐘的頻率確定。若8086的主頻為10MHz，一個時鐘周期為10

21、0ns 總線周期（機器周期）：CPU從存儲器或I/O口存取一個字或字節的時間。利用總線完成一次數據傳送的時間 指令周期：完成一條指令所需要的時間，由一個或多個總線周期組成u 各周期間的關系：時鐘周期是最小時序單位，總線周期由若干時鐘周期組成，指令周期包含若干總線周期（因指令功能而異）。 總線周期的時序 一個基本的總線周期由4個時鐘周期組成，即T1、T2、T3、T4 CPU在T3周期時鐘脈沖上升沿檢測READY線號，若無效則插入若干Tw周期，直至READY信號有效。 最小模式下讀寫總線周期時序分析 對照課件圖進行分析。注意分析、ALE、READY信號的變化本章小結1）8086 CPU的內部結構：

22、BIU+EU2) 8086 CPU的寄存器結構（重點，要求熟記名字、使用）3）8086 CPU的引腳和功能：40個，地址和數據復用4）8086存儲器結構：分段、20位物理地址的形成、CPU對存儲器的訪問方式5）8086 CPU的內部時序：明確計算機是一個時序系統，重點掌握幾個周期的定義和關系。前次作業隨堂評講出現的錯誤多為計算錯誤，即沒有使用十六進制運算原則。課 后 記 載 : 第 7 課 次 授 課 計 劃基本內容: 第3章 8086的指令系統（1）3.1 8086指令的特點3.2 8086的尋址方式3.3 8086的指令格式及數據類型目的要求: 了解8086指令的特點、格式理解各種尋址方式

23、（重點）熟練掌握EA 有效地址的計算（重點）難點: EA地址的計算教學環節及組織: 復習鞏固上一章學習了微機的基本結構和8086 CPU的組成，特別是8086寄存器的組成、功能和作用，以及分段地址管理的基本原理。新課引入已知微機的執行過程是由程序（指令的集合）控制執行的，本章將介紹其指令的格式、功能和應用編程。3 8086的指令系統基本概念：指令、指令系統、程序、程序設計語言（機器語言、匯編語言和高級語言）3.1 8086指令的特點（稍作解釋）3.3 8086的指令格式及數據類型 格式：操作碼+操作數 操作數個數：單個、兩個、三個（其中一個為指令隱含的） 操作數數據類型：無符號數、有符號數、A

24、SCII碼、BCD數3.2 8086的尋址方式 EA地址：組合計算的邏輯偏移地址。對應圖3.1存儲器地址分析 尋址方式：如何尋找8086微理器指令的操作數來源的方式 立即、寄存器、直接、寄存器間接、基址/變址、基址+變址、串、I/O端口尋址 重點講解 結合例題和圖分析講解各尋址方式的含義，EA地址的計算 課堂練習 課后習題 1 小結：主要介紹了8086的指令系統、指令格式，重點掌握各尋址方式的特點和EA的計算。課外作業及思考題1） 牢記各種尋址方式，思考訪問存儲器的尋址方式有哪幾種？本章總結 8086的尋址方式（掌握定義、各類尋址方式中EA的計算方法） 立即尋址 寄存器尋址 直接尋址 寄存器間

25、接尋址 基址/變址尋址 基址變址尋址 串尋址 I/O端口尋址 8086指令格式和數據類型 8086指令集（每類指令中掌握常用指令） 數據傳輸類 算術運算類 邏輯運算類 串操作類 程序控制類 處理機控制類 強調： 指令的學習是后續章節特別是匯編語言程序設計的基礎，要認真對待； 指令的學習不要死記硬背，要多讀（例程）多想（可否用其他指令代替）多練課外作業及思考題總結常用指令的格式、操作數要求、功能和應用總結8086存儲器尋址方式課 后 記 載 : 第 8 課 次 授 課 計 劃基本內容: 習題課：第3章作業講評目的要求: 難點: 教學環節及組織: 課外作業及思考題課 后 記 載 :第 9 課 次

26、授 課 計 劃基本內容: 第4章 存儲器原理與接口(1) 4.1 存儲器分類 4.2 多層存儲結構概念4.3 主存儲器及存儲控制目的要求: 了解存儲器的分類與性能，理解多層存儲結構概念掌握RAM和ROM的結構和工作原理重點掌握主存儲器的技術指標、基本組成、基本操作及存儲器譯碼方式（重點）難點: RAM和ROM的工作原理、存儲器譯碼方式教學環節及組織: 新課引入從第1章中已知計算機的基本結構由CPU、存儲器、IO接口和BUS組成，計算機的所有軟件程序都是存放存儲器中，才能執行之。從而應當清楚存儲器的基本結構和工作原理。新課講授4 存儲器原理與接口4.1 存儲器分類 存儲器概念：許多存儲單元的集合

27、，用以存放計算機要執行的程序和有關數據。強調：每個存儲單元有一個固定的地址，若存儲器地址譯碼器的輸入地址線為n，則存儲器的單元數為2n。 存儲器分類：分類標準很多 按構成存儲器的器件和存儲介質分類，本章關注半導體存儲器 按存儲器存取方式分類，：主要分為ROM和RAM 按在計算機中的作用分類：主要分為主存、輔存和緩存 ROM和RAM ROM (Read Only Memory) 意指只讀存儲器u 工作原理：對照課件圖分析ROM存儲單元電路u 特點：微機在線運行過程中，只能對其進行讀操作，而不能進行寫操作。電源關斷，信息不會丟失，屬于非易失性存儲器件；常用來存放不需要改變的信息。u 根據工藝不同，

28、還有MROM、PROM、EPROM、E2PROM RAM（Random Access Memory）意指隨機存取存儲器。u 特點：微機工作過程中，可以隨機地對其中的各個存儲單元進行讀寫操作。u 分類：靜態隨機存取存儲器SRAM、動態隨機存取存儲器DRAMu 工作原理：對照課件圖分別分析SRAM、DRAM存儲單元電路 課堂討論SRAM與DRAM的區別SRAMDRAM信息保存方式多個晶體管組成電路來保存 利用單個晶體管和寄生電容來保存 特點 狀態穩定，只要不掉電，信息不丟失； 集成度低 速度快，可用于高速緩存 即使不掉電也會因電容放電而丟失信息，故需刷新電路； 電路簡單，功耗小，集成度高； 容量較

29、大； 4.2 多層存儲結構概念存儲器的作用是存儲程序和數據，但由于對速度和容量的要求、價格因素的考慮等，需要將程序和數據存儲在不同的器件和設備上，并基于此引申到以后的存儲體系的建立。對應課件上的圖形分析多層存儲結構的形成和功能。4.3 主存儲器及存儲控制 存儲器的主要技術指標存儲器是用來存放程序和數據的，其衡量指標主要有：存儲容量、存取周期、取數時間、可靠性、性能價格比。強調：存儲容量的表示。課堂提問存儲器容量與地址條數的關系？ 主存儲器的基本操作（對應課件圖說明CPU對存儲器的讀寫操作）注意：先送地址再進行數據傳送，以及讀寫信號線的狀態變化。 主存儲器的基本組成 存儲體：是存儲芯片的主體，由

30、基本存儲元按照一定的排列規律構成。 外圍電路：地址譯碼電路、邏輯控制電路、輸入/輸出電路 地址譯碼方式（對應課件中的圖進行分析）u 單譯碼方式字結構 u 雙譯碼方式復合譯碼方式 u 常用譯碼芯片介紹74LS138小結主要學習半導體存儲器中的存儲器分類、性能和隨機存取存儲器（RAM）和只讀存儲器（ROM）的工作原理。理解多層存儲結構的概念。重點掌握主存儲器的技術指標、基本操作、基本組成、工作原理。課外作業及思考題課后習題：2、3、9課 后 記 載 : 第 10 課 次 授 課 計 劃基本內容: 第4章 存儲器原理與接口(2)4.4 8086系統的存儲器組織 4.5 現代內存芯片技術目的要求: 掌

31、握存儲器與CPU的連接技術（重點）掌握存儲器擴展的基本方法（重點）難點:存儲器擴展的基本方法(地址譯碼)教學環節及組織: 復習鞏固 存儲器分類 隨機存取存儲器：SRAM、DRAM 只讀存儲器：ROM 多層存儲結構概念 主存儲器及存儲控制 主存儲器的主要性能指標：容量、速度、可靠性 主存儲器的基本組成以及基本操作 存儲器譯碼方式 新課引入存儲器的總容量通常都比單片芯片的容量大，則需要由多片芯片組成，如何將多塊芯片連成一個大容量的存儲器體。就是本節課需要解決的問題。新課講授4 存儲器原理與接口4.4 8086系統的存儲組織 CPU對存儲器進行讀寫操作過程 CPU與存儲器的連接 由芯片組成的存儲器，

32、主要是解決地址線、數據線和控制線與CPU的連接這三種線的連接問題。 除此之外，還存在另外幾個問題，即總線的負載能力以及存儲器與CPU各自固有時間特性間的配合問題。 存儲器接口（RAM和ROM芯片）復習引腳信號中地址線根數與芯片存儲容量的關系。 存儲器的擴展（重難點）問題提出 如何用容量較小、字長較短的芯片組成微機系統所需容量和字長的存儲器？利用例題分析，分別說明位擴展、字擴展和同時擴展的連接方法。 位擴展連接方法：采取地址線、片選線和讀寫線的并聯結構，而數據線采取串聯結構。 字擴展連接方法：將地址線、數據線、讀/寫線各自并聯，而將片選線單獨引出，決定每一片芯片的地址范圍；使存儲器的地址空間為各

33、個芯片地址空間之和。 字位同時擴展將上述兩種方法結合使用，一般先擴展位，再擴展字。假設存儲器的容量為M*N位，而使用的存儲器芯片的容量為L*K位，那么這個存儲器共需要芯片數：M*N/（L*K）。難點解析地址譯碼實現芯片的片選時，需要外加電路，其實現方法有如下三種：1）選線方式直接用CPU地址總線中某一高位線作為存儲器芯片的片選信號，簡稱為線選法。2）全譯碼方式將高位地址線全部作為譯碼器的輸入，用譯碼器的輸出作片選信號。3）部分譯方式將高位地址線的一部分為譯碼器的輸入，用譯碼器的輸出作存儲器芯片的片選信號。注意：以上2、3方式中，低位地址線用作字選，與芯片的地址輸入端直接相連；高位地址線全部連接

34、進譯碼電路，用來生成片選信號。復習：8086本來有16位的數據線，為了在進行字節存取時，不改變其它字節的內容，8086采用了A0低8位數據的允許信號；BHE信號作為高8位數據的允許信號。小結本節課主要學習了CPU與存儲器的連接、存儲器的擴展方法。重點掌握地址線、數據線和控制線與8086CPU 的連接方法，存儲器的擴展重點掌握片選信號的生成、存儲地址的分析。課外作業及思考題閱讀課本，重點復習地址譯碼與存儲容量分析、存儲器擴展方法。課 后 記 載 : 第 11 課 次 授 課 計 劃基本內容: 第5章 微型計算機的輸入輸出（1）5.1 CPU與外設通信的特點5.2 輸入/輸出方式5.3 CPU與外

35、設通信的接口5.4 8086 CPU的輸入/輸出目的要求: 熟悉外部設備接口的主要功能，作用，一般結構熟練掌握I/O端口地址譯碼技術（重點）掌握CPU與接口之間傳送信息的方式（重點）難點: I/O端口地址譯碼技術教學環節及組織: 復習鞏固 前面學習RAM和ROM存儲器的結構和工作原理,同時介紹了常用的RAM和ROM芯片，并介紹了存儲器的擴展和CPU與存儲器的連接。新課引入微機只有CPU是不能工作的，若加上存儲器就基本具備工作的條件了,但它還不能很好地為我們服務, 必須配上外部設備，才能進行工作。外部設備與CPU之間如何連接、如何通信與傳輸數據等問題，就是本章要解決的問題。CPU如何找到需要傳輸

36、數據的端口地址，就得必須對端口進行編號，CPU尋找規定端口的過程就是提供地址信號進行譯碼的過程。新課講授5 微型計算機的輸入/輸出5.1 CPU與外設通信的特點 計算機與外圍設備進行通信的過程中，輸入輸出設備是必不可少的組成部分。 接口的基本概念指兩臺計算機之間、計算機與外圍設備之間、計算機內各部件之間起連接作用的邏輯電路，是CPU與外界進行信息交換的中轉站。強調：外設與CPU信號的不同，如電平，格式，速度，負載等，因此需要接口進行協調。 接口的功能、特點 鎖存功能 緩沖隔離功能 轉換功能 聯絡功能 對外圍設備編址（譯碼）功能 中斷管理功能注意：接口與端口的區別 接口的結構（對應課件中的圖簡介

37、接口由若干端口、地址譯碼電路、控制邏輯電路構成） I/O端口的尋址方式 I/O端口和存儲器統一編址方式 I/O和存儲器分別獨立編址方式課堂練習分析比較兩種尋址方式的特點。 I/O端口地址譯碼方法用門電路、譯碼器、或與大規模集成電路相連組成的譯碼電路5.4 8086 CPU的輸入/輸出8086 CPU對于外部設備采用I/O映射的端口尋址方式，利用I/O指令在AL/AX寄存器與輸入/輸出口之間進行傳輸。端口尋址包括： 直接尋址輸入輸出指令(八位端口地址) DX寄存器間接尋址輸入（十六位端口地址） 動畫演示IN/OUT指令執行過程。再次復習CPU工作原理，同時加深理解接口的作用，以及端口地址的設計、

38、分析。5.2輸入/輸出方式（簡要介紹，具體內容接口部分詳細分析）傳送方式一般有四種：無條件方式、查詢方式、中斷方式和DMA方式。5.3 CPU與外設通訊的接口 無條件傳送方式（同步傳送方式） 定義：指CPU對外設接口的讀寫隨時都可以進行，不需要等待某種條件的滿足。 應用范圍：無條件傳送方式僅局限于外部控制過程的各種動作時間是固定且是已知的前提下，直接用IN或OUT指令與外設進行傳送數據。 接口設計：輸入加三態緩沖器，輸出加鎖存器 常用接口芯片：74LS244（輸入）、74LS273（輸出） 例題分析設計一個輸出接口，控制8個發光二極管，每隔1秒鐘點亮一只（只有一只亮），從左到右循環往復。注意：

39、端口地址的確定 查詢方式輸入輸出（異步傳送方式） 定義：指CPU在與外設傳遞數據前，首先查詢外設的狀態（即條件），若外設準備好才傳送，若未準備好，CPU就等待。 接口設計：在無條件方式接口電路基礎上要增加狀態端口。 例題分析假設從某輸入設備上輸入一組數據送緩沖區，若緩沖區已滿則輸出一組信息“BOFFER OVERFLOW”，然后結束。小結本節課中主要介紹了I/O接口的功能及結構，I/O端口地址譯碼技術（I/O端口的尋址方式、I/O端口地址分配、I/O端口地址譯碼方法），8086 CPU的輸入/輸出指令，以及輸入/輸出方式。重點掌握CPU與接口之間傳送信息的方式中的無條件傳送方式（同步傳送方式）

40、和查詢方式輸入輸出（異步傳送方式）。課外作業及思考題閱讀課本內容，重點為 5.3 CPU與外設通信的接口 課 后 記 載 : 第 12 課 次 授 課 計 劃基本內容: 第5章 微型計算機的輸入輸出（2）中斷控制I/O方式、直接存儲器存取（DMA）方式第6章 可編程接口芯片（1）6.1.1 可編程接口概述6.1.2 可編程并行接口芯片8255A目的要求: 掌握CPU與接口之間傳送信息的方式掌握8255并行接口芯片的結構及引腳功能、工作方式、8255A的命令字和初始化編程（重點）難點: 8255A控制字、端口地址的確定和初始化編程教學環節及組織: 復習鞏固前次課學習了I/O接口的功能及接口，重點

41、分析了I/O端口地址譯碼技術，8086 CPU的輸入/輸出指令，以及輸入/輸出方式。其中詳細分析了CPU與接口之間傳送信息的方式中無條件傳送方式（同步傳送方式）和查詢方式輸入輸出（異步傳送方式）。本次課繼續學習另外兩種傳輸方式。新課講授5 微型計算機的輸入/輸出5.3 CPU與外設通訊的接口 查詢方式輸入輸出（異步傳送方式） 優先級問題。一般由用戶設定輪詢順序定義。 中斷控制I/O的方式通過與查詢方式比較簡要說明中斷控制方式的工作原理與特點。詳細內容在第7章學習。 直接儲存器存取方式DMA(Direct Memory Access) 定義：在外設與存儲器之間直接建立起一個通道，數據傳送時不再經

42、過CPU傳送，則數據傳送的時間將會大大縮短。 應用范圍：高速、大容量數據傳輸場合。 工作原理：動畫演示（7步）本章小結重點掌握接口與端口概念、端口尋址方式、端口譯碼計數、8086 CPU輸入/輸出方式（能比較各方式的特點）在第6章中介紹CPU與接口之間傳送信息方式，在第7章中我們將介紹具體的接口芯片, 學習其初始化編程和在微機系統中的應用。6 可編程接口芯片6.1.1 可編程接口概述通過一個簡單的具有輸入和輸出功能的可編程接口電路的分析，引入可編程接口定義：用戶可以通過指令設置接口的工作模式，提高計算機硬件系統的靈活性。可編程接口芯片的基本組成：若干數據端口、控制端口（存放控制字）、譯碼電路等

43、。可編程芯片的本質就是把各種功能電路集成到一個芯片中。6.1.2 可編程并行接口芯片8255A提問什么是并行通信？有何特點？如何實現？ 8255A的功能、特點：通用的可編程的并行接口芯片，它有三個并行I/O端口，又可通過編程設置三種工作方式。 價格低廉，使用方便，在中小系統中有著廣泛的應用。 8255A的內部結構：數據端口（8位A、B、C）、A/B組控制電路、讀/寫控制邏輯、數據總線緩沖器 8255A的外部引腳（40個）（1）和CPU相連的信號線：D0D7、讀寫控制、A0、A1（2）與I/O設備相連的信號線：PA0PA7、PB0PB7、PC0PC7（3）其他的信號線:電源與地、Reset端口地

44、址分析通過例題復習端口地址譯碼。 8255A的控制字 8255A的控制字（對照課件中的圖解釋控制字對應位的定義）u 方式選擇控制字u 端口C按位置1/復位控制字注意：方式選擇控制字要寫入控制端口。對端口C進行置1或復位控制字必須寫入控制端口，而不是寫入端口C。 8255A的工作方式與編程 方式0：簡單輸入/輸出方式u A，B，C三個端口均可工作于該方式。u 適用范圍：無條件數據傳送；把C口的某一位作為狀態位，實現查詢方式的數據傳送。u 例題分析復習七段碼顯示查表算法，重點分析8255A的硬件連接和初始化編程小結學習了第5章中中斷控制I/O和DMA數據輸入/輸出方式。初步學習可編程接口芯片。重點

45、掌握8255并行接口芯片的結構及引腳功能、工作方式、8255A的命令字和初始化編程。課外作業及思考題課 后 記 載 : 第 13 課 次 授 課 計 劃基本內容: 第6章 串行輸入/輸出接口 6.2 串行通信接口目的要求: 掌握串行通信接口的基本概念和標準了解同步通訊方式及其通訊規程和數據格式掌握異步通訊方式及其數據傳輸格式，波特率的概念（重點）掌握可編程串行接口芯片8251A的內部結構、外部引腳了解8251A初始化編程以及應用難點: 串行通信的同步教學環節及組織: 新課引入在上一章節中我們學習了并行通信的知識和相關接口芯片的功能和應用，本章將學習串行通信的基本概念，以及實現串行通信的接口芯片

46、8251的結構和應用。新課講授6 串行輸入/輸出接口6. 2 串行通信接口 串行通信的實現 課堂提問什么是串行通信？（與并行通信比較分析） 常用的串行通信接口：RS232C接口、USB接口 串行通信的特點：u 速度較慢（相同的數據傳輸速率下）u 引線少（RS-232C接口常用3根線，USB接口規定4根線）u 距離長。由于串行通信用線少，故分布電容對通信速度的影響很小，再加上有效的驅動電路，從而使通信距離大大高于并行數據傳輸。 串行通信的硬件條件：移位寄存器 （實現數據并行數據與串行數據的轉換） 串行通信的同步問題的提出串行通信的目的是減少連線，但省去同步信號后，如何在接收端恢復同步信號？（關鍵

47、問題）u 設置波特率 （概念、常用波特率，要求收發端波特率設置要一致！）u 設置數據的傳送格式：實現定義一些輔助位，以異步通信方式的數據格式為例介紹。例6-1 例題分析側重于加強關于波特率、數據格式的理解，同時復習8255A的初始化編程。u 設置波特率因子：在收發端分別設置時鐘信號，從硬件上保證信號同步。該時鐘頻率為波特率的n倍，n即為波特率因子。圖例分析波特率因子為16的數據采樣示意圖 串行通信的基本概念 串行通信方式：異步通信、同步通信兩種通信方式對比分析，主要從數據格式、同步方法、傳輸速度等方面 串行通信線路連接方式（傳輸方向） ：單工、半雙工、全雙工（掌握概念、特點） 異步接收/發送器

48、（UART） 串行接口結構 4個寄存器：控制寄存器、狀態寄存器、數據輸入寄存器、數據輸出寄存器。 信號的調制和解調 課堂討論為什么串行傳輸的數字信號需要調制和解調？ 可編程串行通信接口芯片8251A簡介 8251A的功能和特點可編程的串行通信接口芯片，它可以管理信號變化范圍很大的串行數據通信。 8251A的內部結構發送器、接收器、數據總線緩沖器、讀/寫控制電路、調制解調控制電路 8251A的外部引腳注意：、引腳的組合讀寫功能。課堂提問8251A接口芯片包括幾個端口地址，如何定義？包含3個寄存器，但只有兩個端口地址，利用、引腳來確定。發送和接收寄存器共用一個端口地址，利用IN/OUT指令來區分。

49、 8251A的控制字（不需死記，理解即可）u 方式選擇控制字（CPU用OUT指令輸出）u 操作命令控制字（CPU用OUT指令輸出）u 狀態控制字（CPU用IN指令讀取8251A的當前狀態） 8251A的初始化編程（了解流程即可）小結：本節課中主要重點介紹了串行通信的基本概念（串行通信的分類、 異步通信和同步通信）；串行通信接口標準。重點掌握波特率、波特率因子的概念和相關計算。對于8251A接口芯片的學習側重于功能的了解。課外作業及思考題重點閱讀課本 串行通信的基本概念課后習題6,7 第 14 課 次 授 課 計 劃基本內容: 第7章 中斷與中斷管理(1) 7.1 中斷原理7.2 中斷系統組成及

50、其功能7.3 中斷源識別及中斷優先權 7.4 8086中斷系統目的要求: 熟練掌握中斷的基本概念熟練掌握8088/8086的中斷類型、中斷響應過程、中斷向量表（重點）掌握中斷服務程序的編寫難點: 8086的中斷系統的工作過程、中斷向量表教學環節及組織: 新課引入學習CPU與外設I/O接口之間傳送數據方式時已經知道中斷傳送方式優于查詢傳送方式, 那么中斷傳送方式的原理怎樣? 過程怎樣? 8086中精心策劃的中斷系統是如何實現的? 就是本章要解決的問題。新課講授7 中斷與中斷管理7.1 中斷原理 分析對比條件傳輸、中斷傳輸對于外設而言，兩種方式沒有區別，只要提供狀態線，在中斷傳輸方式下，該狀態線就是中斷請求線。對于CPU而言，則有本質區別。 條件傳輸使用軟件查詢狀態線，要花大量時間查詢，浪費CPU資源，但結構簡單； 中斷傳輸使用硬件查詢狀態線，查詢過程中，CPU可執行執行其他程序