1、鎖相技術第5章 集成鎖相環路第第5章章 集成鎖相環路集成鎖相環路第第1節節 概述概述第第2節節 集成鑒相器集成鑒相器第第3節節 集成壓控振蕩器集成壓控振蕩器第第4節節 通用單片集成鎖相環通用單片集成鎖相環第第5節節 集成頻率合成器集成頻率合成器鎖相技術第5章 集成鎖相環路第第1節節 概述概述 1. 集成鎖相環路的特點鎖相環是一個相位反饋控制系統，最大特點是可以不用電感線圈，實現對輸入信號頻率和相位的自動跟蹤。 2. 鎖相集成電路的分類鎖相集成電路種類很多。按電路程式可分為模擬式與數字式兩大類。 鎖相技術第5章 集成鎖相環路 3. 工藝特點鎖相集成電路的工藝比較復雜，涉及的工藝種類較多。一般來說

2、，模擬型以線性集成電路為主，而且幾乎都是雙極性的。數字型是用邏輯電路構成的，以TTL(包括HTTL、LSTTL、STTL等)電路為主。 鎖相技術第5章 集成鎖相環路表5-1 鎖相集成電路分類 鎖相技術第5章 集成鎖相環路表5-2 鎖相集成電路工藝特點 鎖相技術第5章 集成鎖相環路第第2節節 集成鑒相器集成鑒相器 一、模擬乘法器 用模擬乘法器作鑒相器，便于集成化，它在單片模擬集成鎖相環中廣泛采用。目前許多技術可以完成相乘作用，但在集成化模擬乘法器中運用最普遍的是所謂“可變跨導法。 若V1V4特性完全一致，同時設1122( )sin()( )( )coseu tUtu tu tt(5-1) (5-

3、2) 鎖相技術第5章 集成鎖相環路 則分析表明： (1)當u1(t)、u2(t)均為高電平時，有222( )23(2)22ReedReeUuuU(5-3)鎖相技術第5章 集成鎖相環路 圖5-1 平衡模擬乘法器原理圖鎖相技術第5章 集成鎖相環路圖5-2 模擬乘法器三角形鑒相特性 鎖相技術第5章 集成鎖相環路 乘法器具有三角形鑒相特性，如圖5-2所示。誤差電壓最大值為+UR，最小值為-UR，鑒相特性斜率為 2RdUK (5-4) (2)當u1(t)為低電平，u2(t)為高電平時，有1( )sinRdeU UutkTq(5-5) 鎖相技術第5章 集成鎖相環路 (3)當u1(t)、u2(t)均為低電平

4、時 122( )sin28()RdeU UUutkTq(5-6)分析表明，當u1(t)為低電平，u2(t)為高電平時，有12( )sinRdeU UutkTq(5-7)鎖相技術第5章 集成鎖相環路 還必須指出，在圖5-1、圖5-3所示的模擬乘法器中，輸入信號u1(t)和u2(t)正、負極性都可以，因此實現了四個象限的工作。 圖 5 - 4 示 出 了 國 產 模 擬 乘 法 器 F 1 4 9 6 1596(MC14961596)的實際線路。除用晶體管V7和V8組成了差動放大器V3、V4的恒流源外，其它與圖5-3完全相同。最高工作頻率達10MHz，電源電壓范圍15V，載波泄漏低于-50dB，共

5、模抑制比高達-85dB。鎖相技術第5章 集成鎖相環路圖5-3 雙平衡模擬乘法器原理圖鎖相技術第5章 集成鎖相環路圖5-4 F14961596模擬乘法器鎖相技術第5章 集成鎖相環路 為了克服這個缺點，并擴大u1(t)的輸入線性動態范圍，目前又出現了新的改進電路，如圖5-5所示。在這種電路中，輸入信號u1(t)先經過V7、V8后，再送入雙差動電路。這時，(5-7)式中的U1被二極管VD1和VD2的正向壓降之差1212DoekTqUUI R 所代替。由于UD與溫度有關，將UD代入(5-7)式，可把關于溫度T的因子消去，得1214( )sinRdeOeU UutIR(5-8) 鎖相技術第5章 集成鎖相

6、環路圖5-5 改進后的雙平衡模擬乘法器鎖相技術第5章 集成鎖相環路 電路采用了復合差動輸入級V1、V2、V3、V4和V9、V10、V14、V15，以提高輸入電阻、減小偏流和擴大差模輸入電壓范圍。其它部分與圖5-5完全相同。最高工作頻率達100MHz，電壓范圍為15V，線性度優于2。鎖相技術第5章 集成鎖相環路圖5-6 F14951595模擬乘法器 鎖相技術第5章 集成鎖相環路圖5-7 XR-2208方框圖鎖相技術第5章 集成鎖相環路 緩沖放大器可將小信號3dB帶寬擴展到8MHz，互導帶寬擴展到100MHz。根據本電路的特定設計，負載電阻在電路中已做好，所以1、2端差動輸出的電壓可寫成12122

7、5( )( )( )deeutu t u tR R(5-9) 鎖相技術第5章 集成鎖相環路圖5-8 XR-2208原理電路圖鎖相技術第5章 集成鎖相環路 二、數字式鑒頻鑒相器 數字式鑒頻鑒相器是用脈沖后沿觸發來進行工作的，屬邊沿觸發型電路。它不僅有鑒相功能，而且還有鑒頻功能。國產T4044(MC4044)，E12040(MC12040)和5G4046CD4046中的PD-就是這類鑒頻鑒相器的典型例子。 圖5-9境雋薚4044數字式鑒頻鑒相器電路。它主要由數字比相器(9個與非門)、電荷泵(V1V7)和一個作為LF用的放大器(達林頓電路)三部分組成。 圖5-10示出了同頻鑒相時的工作波形。 鎖相技

8、術第5章 集成鎖相環路圖5-9 T4044數字式鑒頻鑒相器電路鎖相技術第5章 集成鎖相環路 圖5-10 T4044同頻鑒相波形(a)R與V同相；(b)R滯后V；(c)R超前V鎖相技術第5章 集成鎖相環路 當環路存在頻差時，通過比相器和電荷泵的共同作用，有一數?值上接近Udm的正向或負向階躍電壓加到達林頓電路的輸入端，使它輸出的直流控制電壓迅速地向最小或最大值跳變，從而控制VCO的頻率迅速地向減小頻差的方向變化，故電 其理想鑒頻特性如圖5-13所示。 1.51.5( 22 )22dmdedeedmdUuKUK(5-10)(5-11) 鎖相技術第5章 集成鎖相環路圖5-11 T4044的鑒相特性鎖

9、相技術第5章 集成鎖相環路圖5-12 T4044的鑒頻波形鎖相技術第5章 集成鎖相環路 這種鑒頻-鑒相器，性能優越，獲得了廣泛的使用。這種電路主要適用于頻率高的情況，最高工作頻率達8MHz，5V供電，不過它的輸出幅度較小,鑒相靈敏度低。為了避免這些缺點，又發展了一種采用CMOS電路的數字比相器，如圖5-14所示。此電路的電源電壓運用范圍寬，功耗小,而工作頻率低。鎖相技術第5章 集成鎖相環路圖5-13 T4044的鑒頻特性鎖相技術第5章 集成鎖相環路圖5-14 CMOS數字比相器鎖相技術第5章 集成鎖相環路 三、門鑒相器 門鑒相器是一種電平觸發型數字鑒相器。以或門和異或門鑒相器為代表，它們對兩個

10、比相脈沖的占空比都有一定的要求。 圖5-15示出了或門鑒相器的原理圖、工作波形與真值表。假設u1(t)、u2(t)兩個方波的周期相同，相差為e，且空度比為1 1，析可得輸出平均誤差電壓為(1)(0)2( )(3)(02 )2dmeeddmeeUutU(5-12)鎖相技術第5章 集成鎖相環路鎖相技術第5章 集成鎖相環路鎖相技術第5章 集成鎖相環路 圖5-17示出了異或門鑒相器的原理圖、工作波形與真值表。若輸入方波信號的條件與前面相同，分析可得輸出平均誤差電壓為2dmdUK (5-13)(0)( )(2)(02 )edmededmeUutU(5-14)鎖相技術第5章 集成鎖相環路 將(5-14)式

11、示于圖5-18。由圖可見，異或門鑒相器同樣具有三角形鑒相特性，其鑒相特性斜率為 dmdUK (5-15) 鎖相技術第5章 集成鎖相環路 圖5-17 異或門鑒相器 (a)原理圖；(b)波形；(c)真值表鎖相技術第5章 集成鎖相環路圖5-18 異或門鑒相器鑒相特性鎖相技術第5章 集成鎖相環路第第3節節 集成壓控振蕩器集成壓控振蕩器 一、積分-施密特觸發電路型壓控振蕩器 振蕩器原理圖圖5-19示出了一個積分-施密特觸發型壓控振蕩器原理圖。電路由恒流源(IO)、積分器(V1、V2、V3、VD1、VD2和CT)和施密特觸發器組成。 鎖相技術第5章 集成鎖相環路02121214()2()2()moTToc

12、moTIg ufG UUG UUK ugKG UU(5-16) (5-17) 式中gm為恒流源跨導； 鎖相技術第5章 集成鎖相環路圖5-19 積分-施密特觸發型壓控振蕩器原理圖鎖相技術第5章 集成鎖相環路 圖5-20 SL566的實際電路 鎖相技術第5章 集成鎖相環路 圖5-21示出了同時能輸出三角波、方波和正弦波的單片集成壓控波形發生器5G8038的方框圖。它由兩個電流源、兩個電壓比較器、一個觸發器、一個方波輸出緩沖器(緩沖)、一個三角波輸出緩沖器(緩沖)和一個正弦波變換電路組成。 鎖相技術第5章 集成鎖相環路 圖5-21 5G8038方框圖鎖相技術第5章 集成鎖相環路 輸出波形的頻率為00

13、01Hz300kHz，頻率的變化由外接的定時電阻和定時電容決定。頻率可根據下式計算：15(1)32BATABfRR CRR(5-18) 若RA=RB=RT，那么 0.3TTfR C(5-19) 若兩個定時電阻合并成一個時，則頻率變為0.15TTfR C(5-20) 鎖相技術第5章 集成鎖相環路 選擇不同的定時電容和電阻，可使工作頻率覆蓋001Hz1MHz以上。根據本電路的特殊設計，振蕩頻率的近似計算式為1TTfR C(5-21) 鎖相技術第5章 集成鎖相環路鎖相技術第5章 集成鎖相環路 二、射極耦合多諧振蕩器型壓控振蕩器 圖5-23示出了射極耦合壓控多諧振蕩器的原理電路的各點波形圖。圖中交叉耦

14、合的晶體管V1、V2組成正反饋級，并分別接受有電壓uc控制的恒流源IO1、IO2(通常選擇IO1=IO2=IO）。 444omcooTDTDmoTDIg ufK uC UC UgKC U 式中gm為壓控恒流源的跨導；(5-22) (5-23)鎖相技術第5章 集成鎖相環路圖5-23 射極耦合壓控多諧振蕩器 (a)原理電路；(b)各點波形鎖相技術第5章 集成鎖相環路圖5-24 MC1658的實際電路鎖相技術第5章 集成鎖相環路 三、LC負阻型壓控振蕩器 圖5-25示出了一個宜于單片集成的變容管調諧的LC壓控振蕩器原理圖。電路由變容管電容CD、振蕩回路LCs、發射極耦合電路V1、V2和恒流源IO組成

15、。V2基極與V1集電極之間接成正反饋級。當出現擾動,在回路中形成10端電壓uc1升高,口端電壓ub1下降,因為ub2=uc1,隨之引起:uc1ub2Ie2Ie1Ic1。1221bbeeuuuu鎖相技術第5章 集成鎖相環路 反之亦然。可見V1呈現一負阻并接在振蕩回路兩端，所以這種振蕩器是一個負阻振蕩器。分析可得振蕩頻率為?12()DsfL CC(5-24) 式中Cs為外接回路電容包括晶體管輸入電容和寄生電容）； CD為變容二極管的電容0(1)DDpCCuu(5-25) 鎖相技術第5章 集成鎖相環路 將(5-25)式代入(5-24)式，可得0(1)2(1)DDsuufuLCLCu(5-26) 可見

16、，fuD關系不是線性的。由(5-25)或(5-26)式所決定的CDuD關系和fuD關系示于圖5-26。回路電感L由下式決定： 2222maxminminmax1144LfCfC （5-27） 鎖相技術第5章 集成鎖相環路 式中Cmin和Cmax分別為回路的最小和最大總電容。 壓控振蕩器的控制靈敏度Ko在工程上可用下式近似求得：maxminmaxmin2 ()(/)oDDffKrad s Vuu（5-28） 鎖相技術第5章 集成鎖相環路圖5-25 LC負阻壓控振蕩器原理圖鎖相技術第5章 集成鎖相環路圖5-26 CDuD和fuD關系曲線鎖相技術第5章 集成鎖相環路圖5-27 E1648實際電路圖鎖

17、相技術第5章 集成鎖相環路 四、數字門電路型壓控振蕩器 用數字門電路組成壓控振蕩器的形式很多。壓控振蕩器既可以用MOS、CMOS門電路，也可以用TTLSTTL，LSTTL等門電路來構成。本節只介紹用CMOS門電路構成的壓控振蕩器。 圖5-28示出了一個CMOS數字門電路型壓控振蕩器的原理圖。 鎖相技術第5章 集成鎖相環路圖5-28 CMOS數字門電路型壓控振蕩器原理圖鎖相技術第5章 集成鎖相環路 可得振蕩頻率為 由于IO受控于uc，故f亦隨uc變化，起到了壓控振蕩器的作用。 國產典型的CMOS數字集成鎖相環5G4046(J691、CD4046)中的VCO就是采用這種電路，實際線路如圖5-29所

18、示。 8oTIfC(5-29)鎖相技術第5章 集成鎖相環路圖5-29 5G4046J691、CD4046中的VCO實際線路鎖相技術第5章 集成鎖相環路 當N1柵極加上控制電壓uc后，它能改變流過P1，亦即流過P2中的電流，起到uc控制充電電流的作用。分析可得 式中UTN和UTP分別為N溝道和P溝道場效應管的閾電壓。將(5-30)式代入(5-29)式，得到012cTNDTPuUEUIRR(5-30) 01288cTNDTPTTuUEUIRCR C(5-31) 鎖相技術第5章 集成鎖相環路第第4節節 通用單片集成鎖相環通用單片集成鎖相環 一、高頻單片集成鎖相環 1.NE560 NE560是56系列

19、單片集成鎖相環路中最基本的一種電路，其方框圖如圖5-30所示。它包括鑒相器、壓控振蕩器、環路濾波器、限幅器和兩個緩沖放大器。鑒相器由雙平衡模擬相乘器組成，輸入信號加在12、13端。 鎖相技術第5章 集成鎖相環路 2.NE561 NE561的線路、性能和應用基本上與NE560相同其方框如圖5-31所示），只是在電路中附加了一個由模擬相乘電路構成的正交檢波器和緩沖放大器。這樣NE561就可用于AM信號的同步檢波，此時正交檢波器與環路鑒相器的信號輸入不同，兩者應該相差90。同步檢波信號由1端輸出。典型工作電流可到10mA。 鎖相技術第5章 集成鎖相環路 3.L562(NE562) L562(國外同類

20、產品為NE562)是目前56系列中應用廣泛的一種單片集成鎖相環路。其線路、性能和應用與NE560也基本相同，其組成方框如圖5-32所示。 鎖相技術第5章 集成鎖相環路圖5-30 NE560方框圖鎖相技術第5章 集成鎖相環路圖5-31 NE561方框圖 鎖相技術第5章 集成鎖相環路 考慮到L562鑒相器的非理想與飽和特性，其鑒相靈敏度可近似為 式中USRMS是輸入電壓的有效值。當USRMS40mV時，Kd近似與輸入信號成正比；當USRMS40mV時，Kd15Vrad。根據56系列的特殊設計，560、561、562壓控振蕩器靈敏度與固有振蕩頻率f之間在數值上均有如下近似關系： 20.04(/)1(

21、)40SRMSdSRMSUKV radU(5-32) 83 10oTKfC(5-33)鎖相技術第5章 集成鎖相環路圖5-32 L562方框圖鎖相技術第5章 集成鎖相環路 4.XR-215 XR-215是最高工作頻率可達35MHz的高頻單片集成鎖相環路，其框圖如圖5-33所示。電路由鑒相器、壓控振蕩器和運算比較電路組成。鑒相器為雙平衡模擬相乘器，輸入信號加在4端，壓控振蕩器的反饋信號加在6端，鑒相器的輸出電壓從2、3兩端平衡輸出。 鎖相技術第5章 集成鎖相環路 圖5-33 XR-215方框圖 鎖相技術第5章 集成鎖相環路 二、超高頻單片集成鎖相環 1 .L564(NE564)L564是56系列中

22、工作頻率高達50MHz的一塊超高頻通用單片集成鎖相環路，其組成方框如圖5-34所示。電路由輸入限幅器、鑒相器、壓控振蕩器、 ?直流恢復電路和施密特觸發器等六大部分組成。鎖相技術第5章 集成鎖相環路 圖5-34 L564方框圖鎖相技術第5章 集成鎖相環路 鑒相器用普通的雙平衡模擬相乘器，鑒相增益與2端注入(或吸出)電流IB的關系如下： 在IB800mA范圍內，上式是有效的。 壓控振蕩器是改進型的射極耦合多諧振蕩器。定時電容CT接在12、13端，電路有TTL和ECL兼容的輸入、輸出電路。TTL由9端輸出，ECL可由11端輸出。根據L564壓控振蕩器的特定設計，其固有振蕩頻率為40.46(/)7.3

23、 10 (/)()dBKV radV rad uA IuA(5-34) 116CTfR C(5-35) 鎖相技術第5章 集成鎖相環路 式中RC=100，是電路內部設定的；CT為外接定時電容。在f=1MHz時，得歸一化壓控靈敏度為 Kon5.9106(radVs)(IB=0) (5-36)和 Kon10.45106radVs）（IB=800A）(5-37)在任意工作頻率時，壓控增益Ko可用下式計算： Ko=Konf (5-38)鎖相技術第5章 集成鎖相環路 施密特觸發器與直流恢復電路共同構成FSK信號解調時的檢波后處理電路，如圖5-35所示。此時，直流恢復電路的作用是為施密特觸發器提供一個穩定的

24、直流參考電壓，以控制觸發器的上下翻轉電平，這兩個電平之間的距離(即滯后電壓UH)可從15端進行外部調節。鎖相技術第5章 集成鎖相環路圖5-35 FSK檢波后處理電路示意圖 鎖相技術第5章 集成鎖相環路 2.pc1477c PC1477C是一塊主要用作衛星直播接收機(室內裝?鎖相解調器的超高頻單片集成鎖相環路，其方框如圖5-37所示。它由鑒相器、壓控振蕩器、直流放大器、緩沖放大器和若干調整環節組成。 鎖相技術第5章 集成鎖相環路 圖5-36 檢波后處理電路輸出的FSK解調波形 （a在低數據率下忽略載波泄漏情況； （b載波泄漏大，UH小的情況；鎖相技術第5章 集成鎖相環路 圖5-36 檢波后處理電

25、路輸出的FSK解調波形 （a在低數據率下忽略載波泄漏情況； （b載波泄漏大，UH小的情況；鎖相技術第5章 集成鎖相環路 圖5-36 檢波后處理電路輸出的FSK解調波形 （a在低數據率下忽略載波泄漏情況； （b載波泄漏大，UH小的情況；鎖相技術第5章 集成鎖相環路 三、低頻單片集成鎖相環 1. SL565(NE565)SL565是56系列中一塊工作頻率低于1MHz的通用單片集成鎖相環路，其組成方框如圖5-38所示。它包含鑒相器、壓控振蕩器和放大器三部分。鎖相技術第5章 集成鎖相環路圖5-37 PC1477C方框圖鎖相技術第5章 集成鎖相環路圖5-38 SL565方框圖鎖相技術第5章 集成鎖相環路

26、 對SL565而言，壓控振蕩器振蕩頻率可近似表示成1.2450TToCfR CfKE壓控靈敏度? 式中EC是電源電壓(雙向饋電時則為總電壓)。鑒相靈敏度為1.4dK(5-39)(5-40)(5-41) 放大器增益為 1.4A (5-42) 鎖相技術第5章 集成鎖相環路 2. NE567NE567是一個高穩定性的低頻單片集成鎖相環路,圖5-39示出了NE567的方框圖。它由主鑒相器(PDI)、直流放大器(A1)、電流控制振蕩器(CCO)和外接環路濾波器組成。 鎖相技術第5章 集成鎖相環路圖5-39 NE567方框圖鎖相技術第5章 集成鎖相環路 輸入信號加在3端，環路濾波電容器接在2端，定時電阻R

27、T與定時電容CT接在5、6端。振蕩頻率可用下式計算： 11TTfR C(5-43)鎖相技術第5章 集成鎖相環路 3. 5 G4046(CD4046)5G4046是一塊低頻低功耗通用單片集成鎖相環。環路采用CMOS電路，最高工作頻率1MHz左右，電源電壓為515V。當f=10kHz時，功耗為0.159mW。與類似的雙極性單片集成鎖相環相比較，它的功耗降低了很多，這對要求功耗小的設備來說，具有十分重要的意義。 圖5-40示出了5G4046的方框圖。 鎖相技術第5章 集成鎖相環路圖5-40 5G4046方框圖鎖相技術第5章 集成鎖相環路第第5節節 集成頻率合成器集成頻率合成器 集成頻率合成器是近年來

28、發展最快、種類和采用新工藝最多的一種專用鎖相電路。它區別于通用單片集成鎖相環，通常總是把合成器中性質相同(或相近)的參考振蕩器、參考分頻器、數字鑒相器、程序分頻器、各種邏輯控制電路以及高速雙模或多模前置分頻器等部件集成在一個或幾個單片中，以構成集成頻率合成器的電路系統。鎖相技術第5章 集成鎖相環路 一、中規模集成頻率合成器 在這種類型的集成頻率合成器中，最典型的例子是MC145100系列中的MC1451040607091243等幾個產品，它們都是CMOS、MSI電路不包括VCO）。?圖5-41 C145106的方框圖其它產品大同小異），電路包含有參考振蕩器或放大器，參考分頻器，程序分頻器和鑒相

29、器。 鎖相技術第5章 集成鎖相環路圖5-41 MC145106方框圖鎖相技術第5章 集成鎖相環路 表5-3 MC145106程序分頻器真值表 鎖相技術第5章 集成鎖相環路圖5-42 T4044E1648E12019E12019T4016 組合式集成頻率合成器方框圖 鎖相技術第5章 集成鎖相環路 二、大規模集成頻率合成器 MC145144454651525556575859等是MC145100系列中CMOS-LSI頻率合成器的典型產品。 1.MC145145-1圖5-43示出了MC145145-1的方框圖，它是一塊用4bit數據總線輸入方式置定的單模CMOS-LSI頻率合成器電路。 鎖相技術第5章 集成鎖相環路圖5-43 MC145145-1方框圖 鎖相技術第5章 集成鎖相環路