1、基于wishbone總線的flash閃存接口設計隨著工藝技術的進展，ic設計者已能將微處理器、模擬ip核、數字ip核和存儲器(或片外存儲控制接口)集成在單一芯片上，即芯片。對片上系統(soc)數據記錄需要低功耗、大容量、可迅速重復擦寫的存儲器。常用的介質主要有：動態存儲器（dram）、靜態存儲器（sram）和閃速存儲器（flash memory）。dram容量大，但需要不斷刷新才干保持數據，會占用微處理器時光，同時增強了功耗；sram雖然不需要動態刷新，但價格太貴，并且斷電后跟dram一樣數據都無法保存。flash memory是一種兼有紫外線擦除eprom和電可擦除可編程只讀存儲器(eepr

2、om)兩者優點的新型非易失存儲器。因為它可在線舉行電可擦除和編程，芯片每區可自立擦寫起碼1000 000次以上，因而對于需周期性地修改被存儲的代碼和數據表的應用場合，以及作為一種高密度的、非易失的數據存儲介質flash是抱負的器件挑選。在我們設計的系統中，處理器是openrisc1 200，所用的flash是amd與富士公司的am29lv160d芯片。利用實現接口，因為openrisc1200（or1200）采納wishbone，所以本設計的接口具有可移植性。am29lv160d芯片特點am29lv160d是一種僅需采納3.0v電源舉行讀寫的閃存。該器件提供了70ns、90ns、120ns讀取

3、時光，無需高速微處理器插入等待狀態舉行速度匹配。為了消退總線競爭，芯片引入了片選使能（ce）,寫使能（we）和輸出訪能（oe）控制端口。芯片采納分塊結構，十分適用于要求高密度的代碼或數據存儲的低功耗系統。 甚低功耗工作在5mhz時, 典型值為：睡眠模式下電流為200na；備用模式下電流為200na；讀數據時為9ma；編程/擦除模式下電流為20ma。 靈便的分塊結構一個16kb，兩個8kb，一個32kb，和31個64kb塊（字節模式）；一個8kb，兩個4 kb,一個16 kb，和31個32 kb塊（字模式）；支持囫圇芯片擦除；復雜的塊庇護特性。 具有內部嵌入算法內部嵌入擦除算法自動預編程和擦除囫

4、圇芯片或隨意塊的組合；內部嵌入算法自動將給定地址的數據寫入芯片及對其校驗。 與jedec標準兼容 具有硬件reset復位與ready/busy擦寫查詢管腳 具有擦除暫停與擦除繼續功能圖1wishbone總線簡介wishbone總線規范是一種片上系統ip核互連體系結構。它定義了一種ip核之間公共的規律接口，減輕了系統組件集成的難度，提高了系統組件的可重用性、牢靠性和可移植性，加快了產品市場化的速度。wishbone總線規范可用于軟核、固核和硬核，對開發工具和目標硬件沒有特別要求，并且幾乎兼容全部的綜合工具，可以用多種硬件描述語言來實現。靈便性是wishbone總線的另一個優點。因為 ip核種類多

5、樣，其間并沒有一種統一的間接方式。為滿足不同系統的需要，wishbone總線提供了四種不同的ip核互連方式：點到點（point-to-point），用于兩ip核挺直互連；數據流（data flow），用于多個串行ip核之間的數據并發傳輸；分享總線（shared bus）（見圖1），多個ip核分享一條總線；交錯開關（crossbar switch），同時銜接多個主從部件，提高系統吞吐量。flash接口的設計圖2因為or1200采納的是wishbone分享總線，其地址線為32位，數據線也為32位。設計中采納將低位與flash相聯接,并將接口位度設計為16位。原理框圖2所示。規律接口部分采納fpga

6、來實現。系統選用公司最新推出的90nm工藝創造的現場可編程門陣列芯片spartan-3來實現接口設計，利用它的可編程性特性帶來了設計的容易化和調試的靈便性。flash讀接口設計該接口可實現單周期讀與塊讀功能，時序部分與wishbone兼容。因為采納的flash最大讀周期時光起碼為90ns，故惟獨在總線時鐘工作在10mhz以下頻率時可以挺直將ack_o端口與stb_i端口相聯。當master（命令cache）發出塊讀信號時，將發出一個lock_ovih信號給總線仲裁器，要求總線能不間斷提供總線。其對slave（flash接口部分）控制信號為：we_i=vil,cyc_i=vih,stb_i=vi

7、h，byte=vih當master結束塊讀時發出stb_o= vil信號即可。其輸出接口部分3所示。該輸出接口模塊源代碼如下：圖3flash寫接口設計由于flash寫指令需要多個時鐘周期時光，其中采納unlock bypass模式時為2個時鐘周期，采納正常寫模式需要4個時鐘周期，并且在對flash寫和擦寫時更是需要等待幾十微秒到幾秒鐘的時光，因此對接口slave必需引入寫或擦寫完成狀態信號來控制總線數據的傳輸。為簡化設計采納ry/by引腳來推斷。輸出端口原理圖與圖3類似，只需對部分端口舉行修改即可。為了能夠對塊庇護的程序代碼舉行升級，特殊設計了一個12v電源電路來實現臨時塊寫庇護解除功能，4所示。利用am29lv160d芯片提供的臨時塊寫庇護解除模式即通過對reset引腳加vid。在該模式下從前被庇護的塊可以通過塊地址選中來舉行編程和擦除。并且一旦vid移除全部從前庇護的塊復原到庇護狀態。圖4圖4中rv控制信號處采納了r=5k，c=100pf，以便使得vid電壓升高時光與下降時光500ns，從而滿足相應的時序要求。肖特基的引入保證了系統reset信號被鉗制在vcc0.3v以內。總體上來說，該電源隔離電路的引入對囫圇系統的成本