1、運算放大器應用設計的幾個技巧Honser 發表于 2007-4-4 11:31:00運算放大器在電路中發揮重要的作用，其應用已經延伸到汽車電子、通信、消費等各個領域，并將在支持未來技術方面扮演重要角色。在運算放大器的實際應用中，設計工程師經常遇到諸如選型、供電電路設計、偏置電路設計、PCB設計等方面的問題。在電子工程專輯網站舉行的運算放大器應用設計專題討論中，圣邦微電子有限公司總裁張世龍先生應邀回答與工程師進行互動。我們也基于此專題討論，總結出了運算放大器應用設計的幾個技巧，以饗讀者。 一、如何實現微弱信號放大？ 傳感器+運算放大器+ADC+處理器是運算放大器的典型應用電路，在這種應用中，一個

2、典型的問題是傳感器提供的電流非常低，在這種情況下，如何完成信號放大？張世龍指出，對于微弱信號的放大，只用單個放大器難以達到好的效果，必須使用一些較特別的方法和傳感器激勵手段，而使用同步檢測電路結構可以得到非常好的測量效果。這種同步檢測電路類似于鎖相放大器結構，包括傳感器的方波激勵，電流轉電壓放大器，和同步解調三部分。他表示，需要注意的是電流轉電壓放大器需選用輸入偏置電流極低的運放。另外同步解調需選用雙路的SPDT模擬開關。 另有工程師朋友建議，在運放、電容、電阻的選擇和布板時，要特別注意選擇高阻抗、低噪聲運算和低噪聲電阻。有網友對這類問題的解決也進行了補充，如網友“1sword”建議： 1)電

3、路設計時注意平衡的處理，盡量平衡，對于抑制干擾有效，這些在美國國家半導體、BB(已被TI收購)、ADI等公司關于運放的設計手冊中均可以查到。 2)推薦加金屬屏蔽罩，將微弱信號部分罩起來(開個小模具)，金屬體接電路地，可以大大改善電路抗干擾能力。 3)對于傳感器輸出的nA級，選擇輸入電流pA級的運放即可。如果對速度沒有多大的要求，運放也不貴。儀表放大器當然最好了，就是成本高些。 4)若選用非儀表運放，反饋電阻就不要太大了，M歐級好一些。否則對電阻要求比較高。后級再進行2級放大，中間加入簡單的高通電路，抑制50Hz干擾。 二、運算放大器的偏置設置 在雙電源運放在接成單電源電路時，工程師朋友在偏置電

4、壓的設置方面會遇到一些兩難選擇，比如作為偏置的直流電壓是用電阻分壓好還是接參考電壓源好？有的網友建議用參考電壓源，理由是精度高，此外還能提供較低的交流旁路，有的網友建議用電阻，理由是成本低而且方便，對此，張世龍沒有特別指出用何種方式，只是強調雙電源運放改成單電源電路時，如果采用基準電壓的話，效果最好。這種基準電壓使系統設計得到最小的噪聲和最高的PSRR。但若采用電阻分壓方式，必須考慮電源紋波對系統的影響，這種用法噪聲比較高，PSRR比較低。 三、 如何解決運算放大器的零漂問題？ 有網友指出，一般壓電加速度傳感器會接一級電荷放大器來實現電荷電壓轉換，可是在傳感器動態工作時，電荷放大器的輸出電壓會

5、有不歸零的現象發生，如何解決這個問題？ 對此，網友“Frank”分析道，有幾種可能性會導致零漂：1)反饋電容ESR特性不好，隨電荷量的變化而變化；2)反饋電容兩端未并上電阻，為了放大器的工作穩定，減少零漂，在反饋電容兩端并上電阻，形成直流負反饋可以穩定放大器的直流工作點；3)可能挑選的運算放大器的輸入阻抗不夠高，造成電荷泄露，導致零漂。 網友“camel”和“windman”還從數學分析的角度對造成零漂的原因進行了詳細分析，認為除了使干擾源漂移小以外還必須使傳感器、纜線電阻要大，運放的開環輸入阻抗要高、運放的反饋電阻要小，即反饋電阻的作用是為了防止漂移，穩定直流工作點。但是反饋電阻太小的話，也

6、會影響到放大器的頻率下限。所以必須綜合考慮！ 而嘉賓張世龍則建議，對于電荷放大器輸出電壓不歸零的現象，一般采用如下辦法來解決： 1)采用開關電容電路的技巧，使用CDS采樣方式可以有效消除offset電壓；2)采用同步檢測電路結構，可以有效消除offset電壓。 開關電源依靠反饋控制環路來保證在不同的負載情況下得到所需的電壓和電流。反饋控制環路的設計影響到許多因素，包括電壓調整、穩定性和瞬態響應。    當某個反饋控制環路在某個頻率的環路增益為單位增益或更高且總的相位延遲等于360 時，反饋控制環路將會產生振蕩。穩定性通常用下面兩個參數來衡量：  

7、;  相位裕量:當環路增益為單位增益時實際相位延遲與360 間的差值，以度為單位表示。    增益裕量:當總相位延遲為360 時，增益低于單位增益的量，以分貝為單位表示。    對多數閉環反饋控制系統，當環路增益大于0dB時，相位裕量都大于45 （小于315 ）。當環路相位延遲達到360 時，增益裕量為-20dB或更低。    如果這些條件得到滿足，控制環將具有接近最優的響應；它將是無條件穩定的，即不會阻尼過小也不會阻尼過大。通過測量在遠遠超出控制環通常操作帶寬的情況下控制環的頻率響應，可以保證

8、能夠反映出所有可能的情況。    一個單輸出開關電源的控制環增益和相位響應曲線。測量是利用一個GP102增益相位分析儀（一種獨立的用來評價控制環增益和相位裕量的儀器）進行的，然后輸入到電子表軟件中。    在這一例子中，從0dB增益交點到360 測量得到的相位裕量為82 （360 到278 ）。從0dB增益交點到相位達到360 的增益裕量為-35dB。把這些增益和相位裕量值與-20dB增益裕量和60 相位裕量的目標值相比較，可以肯定被測試電源的瞬態響應和調節是過阻尼的，也是不可接受的。    0dB交點對

9、應的頻率為160Hz，這導致控制環的響應太慢。理想情況下，在1或2KHz處保持正的環增益是比較合適的，考慮到非常保守的增益和相位裕量，不必接近不穩定區即可改善控制環的動態特性。當然需要對誤差放大器補償器件進行一些小的改動。進行修改后，可以對控制環重新進行測試以保證其無條件穩定性。    通常可利用頻率響應分析儀（FRA）或增益-相位分析儀進行這種測量。這些儀器采用了離散傅里葉變換（DFT）技術，因為被測信號經常很小且被掩蓋在噪聲和電源開關臺階所產生的失真中。DFT用來從中提取出感興趣的信號。測試信號注入    為進行測量，FRA向控制

10、環中注入一個已知頻率的誤差信號擾動。利用兩個FRA通道來判斷擾動要多長時間才能從誤差放大器輸入到達電源輸出。    擾動信號應該在控制環反饋信號被限制在單條路徑的地方注入，并且來自低阻抗的驅動源。連接到電源輸出或誤差放大器輸出的反饋路徑是注入擾動信號的好地方。    通過信號發生器通過一個隔離變壓器連接到測試電路，以保證FRA信號發生器和被測試電路間的電氣隔離。注入方法將擾動信號注入到誤差放大器的輸入。對于電源輸出電壓在FRA最大輸入電壓限制以內的情況，這一方法是合適的。    如果被測量電源的輸出電壓比

11、FRA最大輸入電壓還要高，那么第一種注入方法就不適用了。擾動信號被注入到誤差放大器的輸出，此處的控制環對地電壓比較低。如果電源電壓超過FRA輸入范圍則應采用這種注入方法。    選定合適的注入點以后，還必須仔細地設定擾動信號的幅度。擾動的響應可通過連接到電源輸出的示波器看到。    開始時，FRA信號發生器幅度應該設為零和低頻率，通常在控制環帶寬的低端。然后慢慢提高FRA信號發生器的幅度。FRA信號發生器幅度的一個比較好的起始點是能夠在示波器上看到電源輸出電壓波動為額定輸出電壓的5%左右。    必須在控

12、制環帶寬的高端重復這一過程以確保是否可在整個控制環帶寬上使用同樣的驅動水平。FRA發生器不能欠驅動或過驅動控制環。在此種條件下進行的任何測量都是不準確的。    不大可能在整個控制環帶寬范圍內使用同一組FRA信號發生器設置。這種情況下，可以利用幅度補償來保證頻率切換和環增益變化時擾動信號穩定。這可以通過控制FRA信號發生器幅度，從而保證恒定的誤差放大器輸入來達到。進行測量    FRA的兩個輸入分別連接到注入隔離變壓器的次級的兩端。CH2測量控制環輸出，CH1測量控制環輸入。測量是相對于地進行的。   

13、從10Hz掃描到30KHz，觀察增益和相位測量重復性，以保證注入控制環的擾動信號幅度是正確的。參考增益-相位圖表核對控制環增益和相位裕量。    可在誤差放大器一級加入適當的補償器件。再次進行從低頻到高頻的掃描可以看到補償值變化的效果。理想情況下，環增益每頻程應該下降-20dB，特別是在控制環增益經過單位增益時。功率因數校正電路    反饋控制環并不僅限于用于開關電源的輸出調節。通常用在整流橋后的動態功率因數校正（PFC）電路中采用兩個控制環來達到正弦輸入電流，從而使負載功率因素接近1.0。PFC電路通常基于專用的控制器IC、一個開關

14、器件和一個能量儲存電感器，即所謂的DC連接。    第一個控制環即電壓控制環，試圖在DC連接或PFC電路輸出維持一個穩定的直流電壓。這一控制環響應相對比較慢，大約在10Hz左右跨越0dB。第二個控制環即電流控制環有效地控制輸入電流的波形。這一脈寬調制（PWM）斬波器電路必須跟蹤整流正弦電壓波形，因此，電流控制環的參考點是動態的。由于電流控制環必須跟蹤交流電源頻率，因此其交叉點可能達數KHz。測試電壓控制環    測試較慢的電壓控制環和快速的電流控制環需要不同的方法：    PFC 電壓控制環 &

15、#160;  電壓控制環的測試是比較直接的。不需要對電路進行改動。實際上，在對電壓環測試時，電流控制環仍在工作。注入點選擇的一般規則在這兒都適用。您可在環中找一個源為低阻抗且信號限制在單條路徑的點來注入擾動信號。注入采用的電阻值大約1,000 。    PFC電流控制環    測試較快的電流控制環需要更多考慮和注意，因為需要對電路進行一些變動才能獲得對增益和相位裕量的真實評估。    1 利用一個0 至 400-V 直流電源為PFC電路的輸入供電。不需要交流電源，并且應該斷開。 

16、60;  2 禁止電壓控制環工作，但并非整塊IC。    3 如果需要，為PFC控制器IC提供一個輔助電源，典型為+18V。    4 利用一個0至10-V直流電源根據輸入電壓的相應水平來控制PFC輸出電流。實際上，0至10V直流電源將控制控制器內的控制增益并代替電壓參考（對50或60Hz交流電頻率通常每秒變化100至120次）。電流反饋環應當跟蹤輸入電源，因此利用0至10V直流電流來設定不同的條件。    5 在PFC的輸出適加一個可變負載。    6 采用一個1

17、00- 注入電阻連接在電流傳感電阻和PFC傳感輸入之間。    7 從50Hz掃描到約開關頻率的一半。檢查在第4點和第5點中所描述的不同設置組合情況下的環響應。例如，應該對控制環在零電流、峰值電流和中間狀態下進行測試。    在PFC區的測量是危險的。應該確保隔離地和頻率-響應分析儀輸入通道以及信號發生器，以及后兩者。 電磁騷擾傳播途徑許多電子硬件包含著具有天線能力的元件，例如電纜、印制電路板的印制線、內部連接導線和機械結構。這些元件可以電場、磁場或電磁場方式傳輸能量并耦合到線路中。在實際應用中，可以通過屏蔽、電纜布局以及距離控制得到

18、改善。地線面或屏蔽面既可以因反射而增大干擾信號，也可以因吸收而衰減干擾信號。電纜之間的耦合既可以是電容性的，也可以是電感性的，這取決于其走向、長度和相互距離。所以，產品如何布置電纜、設計電路板上印制線、內部連接導線，或者增加一些什么輔助措施、如何屏蔽、如何接地、如何控制距離將是改造產品，使之符合EMC認證需要考慮的問題。公共阻抗耦合公共阻抗耦合是由于騷擾源與敏感部位共用一個線路阻抗而產生的。公共阻抗包括：（1）騷擾源和敏感部位共用的導體；（2）由兩個電流回路之間的互感耦合；（3）由于兩個電壓節點之間的電容耦合產生的。理論上，每個節點和每個回路通過空間都能耦合到另一節點和回路。實際上的耦合程度隨

19、距離增大急劇下降。(1) 導體連接當騷擾源與敏感部位共用一個地時，則由于騷擾源的輸出電流流過公共地阻抗，在敏感部位的輸人端產生電壓。公共阻抗僅僅是由一段導線或印制板走線產生的。因為導線的阻抗呈感性，因此輸出中的高頻或高didt分量將更容易耦合。當輸出和輸入在同一系統時，公共阻抗構成亂真反饋通路，這可能導致振蕩。(2) 磁場感應導體中流動的交流電流會產生磁場，這個磁場將與臨近的導體耦合，在其上感應出電壓。敏感導體中感應電壓由下式計算：VM × dILdt式中：M是互感，單位享利。M取決于騷擾源和敏感電路電路的環路面積、方向、距離，以及有兩者之間有無磁屏蔽。磁場耦合的等效電路相當于電壓源

20、串接在敏感部位的電路中。值得注意是兩個電路之間有無直接連接對耦合沒有影響，無論兩個電路對地是隔離還是連接的，感應電壓都是相同的。(3) 電場感應導體上的交流電壓產生電場，這個電場與臨近的導體耦合，并在其上感應出電壓。在敏感導體上感應的電壓由下式計算：V = CC × Zin × dVL/dt 式中CC是耦合電容, Zin是敏感電路的對地阻抗。這里假設耦合電容阻抗大大高于電路阻抗。噪聲似乎是從電流源注入的，其值為CC×dVLdt。CC的值與導體之間距離、有效面積以及有無電屏蔽材料有關。典型例子是兩個平行絕緣導線，間隔0.1英寸時，其耦合電容大約為每米50pF；未屏蔽

21、的中等功率電源變壓器的初次級間電容大約為1001000pF。在上述情況中，兩個電路都必須連接參考地，這樣耦合路徑才能完整。但是如果有一個電路未接地，并不意味著沒有耦合通路。未接地的電路與地之間存在雜散電容，這個電容與直接耦合電容串聯。另外，即使沒有任何地線，騷擾源至敏感部位的低電壓端之間也存在寄生電容。噪聲電流還是能夠加到敏感部位，但其值由CC和雜散電容的串聯值決定。(4) 負載電阻的影響需要注意的是，磁場和電場耦合的等效電路之間的差異決定了電路負載電阻的變化引起的結果是不同的。電場耦合隨RL增加而增大，而磁場耦合隨RL增加而減小。這個性質可以用于診斷：比如你在觀察耦合電壓時，改變RL，你能夠

22、推斷哪一種耦合模式起主導作用。同樣道理，磁場耦合對低阻抗電路的影響更大，而電場耦合對高阻抗電路影響更大。(5) 空間間隔互電容和互感都受騷擾源和敏感導體之間的物理距離的影響。電源耦合所有騷擾能夠從騷擾源經電源配電網絡進入敏感部位，因兩者是連接在一起的。因此對高頻不利。盡管從線路上可以容易地預測阻抗，但是在高頻時很難精確估算。在電磁兼容試驗中，電源的射頻阻抗可用50網絡并聯50H電感近似表示（LISN）。對于較長的距離，在10MHz以下，電源電纜是損耗很低的，特性阻抗約為150200的傳輸線。然而在任何一個局部配電系統中，因負載連線、電纜接頭和配電元件起的騷擾是影響射頻傳輸特性的主要因素。所有這

23、些因素將增加損耗。輻射耦合 (1) 電磁場的產生電場（E場）產生于兩個具有不同電位的導體之間。電場的單位為V/m，電場強度正比于導體之間的電壓，反比于兩導體間的距離。磁場（H場）產生于載流導體的周圍，磁場的單位為A/m，磁場正比于電流，反比于離開導體的距離。當交變電壓通過網絡導體產生交變電流時，產生電磁（EM）波，E場和H場互為正交，同時傳播。傳播速度由媒介決定；在自由空間等于光速 3×108m/s。在靠近輻射源時，電磁場的幾何分布和強度由干擾源特性決定，僅在遠處是正交的電磁場。如圖11所示。電場強度與磁場強度之比稱為波阻抗（圖12）。對于任何已知電磁波，波阻抗是一個十分關鍵的參數，

24、因為它決定了耦合效率，也決定了導體的屏蔽效能。對于遠場，d/2，電磁波稱為平面波，平面波的阻抗是恒定的，等于自由空間的阻抗：Z0120377在近場，d/2，波阻抗由輻射源特性決定。小電流、高壓電輻射體（例如棒）主要產生高阻抗的電場，而大電流、低電壓輻射體（例如環）主要產生低阻抗磁場。如果輻射體阻抗正好約377，那么實際在近場就能產生平面波，這取決于輻射體形狀。/2附近的區域，或近似六分之一波長的區域，是處于近場和遠場之間的傳輸區域。平面波總是假設是在遠場，當分別考慮電場或磁場波時，則假設是在近場。(2) 耦合方式差模、共模和天線模輻射場耦合是電磁兼容的基本概念，在騷擾的發射和入侵耦合方面都起作

25、用。差模考察一根電纜連接起來的兩臺設備，如圖13所示。電纜中兩根靠近的導線傳輸差模（去和回）信號電流。輻射場可以耦合到這個系統，并在兩根電線之間感應出差模騷擾；同樣，差模電流自身產生輻射場。地參考面（可以是設備外部，也可以是設備的支撐結構）在耦合中不起作用。共模電纜上還會傳輸共模電流，即電流在每根導線上都以同一方向流動。這些電流通常與信號電流無關。共模電流可以由外部電磁場耦合到由電纜、地參考面和設備與地連接的各種阻抗形成的回路引起。共模電流可以引起內部差模電流，設備對差模電流是敏感的。另外，共模電流也可以由地平面和電纜之間的內部噪聲電壓引起，這是共模輻射發射的主要原因。需要注意的是，與導線和設

26、備外殼有關的寄生電容和電感是共模耦合回路的主要部分，在很大程度上決定著共模電流的輻度和頻譜分布。這些寄生電抗是偶然產生的，而不是設計的，因此控制或預測這些參數比控制或預測那些決定差模耦合的參數，例如電纜的間隔和濾波參數更困難。天線模天線模電流沿電纜和地平面同向傳輸。天線模電流通常不是由內部噪聲的產生，但是當整個系統，包括接地平面，暴露于外場時，天線模電流將會流動。例如：飛機飛入雷達發射的波束區域時；飛機機身作為內部設備的接地平面，它象內部導線一樣傳輸同樣的電流。當不同的電流通路上的阻抗不同時，天線模電流會變為差模或共模，這時，天線模就成為系統的輻射場敏感性問題。上拉電阻：1、當TTL電路驅動C

27、OMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。2、OC門電路必須加上拉電阻，才能使用。3、為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗，提供泄荷通路。5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾能力。6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波

28、干擾。上拉電阻阻值的選擇原則包括:1、從節約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。3、對于高速電路，過大的上拉電阻可能邊沿變平緩。        綜合考慮以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理。對上拉電阻和下拉電阻的選擇應結合開關管特性和下級電路的輸入特性進行設定，主要需要考慮以下幾個因素：1 驅動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅動能力越強，但功耗越大，設計是應注意兩者之間的均衡。2 下級電路的驅動需求。

29、同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。3 高低電平的設定。不同電路的高低電平的門檻電平會有不同，電阻應適當設定以確保能輸出正確的電平。以上拉電阻為例，當輸出低電平時，開關管導通，上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。4 頻率特性。以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下級電路之間的輸入電容會形成RC延遲，電阻越大，延遲越大。上拉電阻的設定應考慮電路在這方面的需求。下拉電阻的設定的原則和上拉電阻是一樣的。OC門輸出高電平時是一個高阻態，其上拉電流要由上拉電阻來提供，設輸入端每端口不大于100uA,設輸出口驅動

30、電流約500uA，標準工作電壓是5V，輸入口的高低電平門限為0.8V(低于此值為低電平)；2V(高電平門限值)。選上拉電阻時：500uA x 8.4K= 4.2即選大于8.4K時輸出端能下拉至0.8V以下，此為最小阻值，再小就拉不下來了。如果輸出口驅動電流較大，則阻值可減小，保證下拉時能低于0.8V即可。當輸出高電平時，忽略管子的漏電流，兩輸入口需200uA，200uA x15K=3V即上拉電阻壓降為3V，輸出口可達到2V，此阻值為最大阻值，再大就拉不到2V了。選10K可用。COMS門的可參考74HC系列，設計時管子的漏電流不可忽略，IO口實際電流在不同電平下也是不同的，上述僅僅是原理，一句話

31、概括為：輸出高電平時要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐了（否則多余的電流喂給了級聯的輸入口，高于低電平門限值就不可靠了）                             在數字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。 1. 電阻作用： 接電組就是為了防止輸入端懸空 減弱外部電流對芯片產生的干擾 保護cmos內的保護二極管,一般電流不大于10mA 上拉和下拉、限流 1、改變電平的電位，常用在TTL-CMOS匹配 2、在引腳懸空時有確定的狀態 3、增加高電平輸出時的驅動能力。 4、為OC門提供電流         那要看輸出口驅動的是什么器件，如果該器件需要高電壓的話，而輸出口的輸出電壓又不夠，就需要加上拉電阻。