1、2021/8/141題題3.2.9 試對題圖3所示兩種TTL門電路，畫出它們在所示A、B、C等輸入信號作用下的輸出波形。2021/8/142第一個圖是一個與門電路;第二個電路是一個三態輸出的異或非門電路， ABBAL11,0,22CLCBAL高阻態2021/8/143題題3.3.2 求下列函數的對偶式和反函數式（1）)(DCBADCAB其對偶式為： DCABDACB 反函數式為： DCBADCAB2021/8/144（2） CBADDCBA對偶式為： CBDADCAB 反函數式為： )(CBDADCBA2021/8/145題題3.3.7 求出下列函數的最小項和最大項表達式CABDACDABDC

2、BAZ),(1（1） 根據最小項的定義，將缺少的變量配上即可。 CABDACDABDCBAZ),(1)()()(DDCABDCBBADCCAB)14,13,12,10(mDCABDCBADCABDABC最大項之積式：CABDACDABDCBAZ),(115119876543210)()()()()()()()()()(MMMMMMMMMMMMDCBADCBADCBADCBADCBADCBADCBADCBADCBADCBADCBADCBADCBA2021/8/146（2） BCCBDADCAACDDCBAZ),(2用畫卡諾圖求比較方便，因為式子是反函數，所以卡諾言圖中用填“0”， 最小項之和式：

3、 BCCBDADCAACDDCBAZ),(2DCBADCBADCBADCBA最大項之積式：BCCBDADCAACDDCBAZ),(215141312119765431)()()()()()()()(MMMMMMMMMMMMDCBADCBADCBADCBADCBADCBADCBADCBADCBADCBADCBA2021/8/147題題3.2.21 對于題圖所示邏輯電路，當用對于題圖所示邏輯電路，當用TTL器件構成時，其輸出邏輯關系YC =_?當用CMOS器件構成時，輸出YC =_?2021/8/148題題3.2.23 門電路組成的邏輯電路如題圖門電路組成的邏輯電路如題圖3所示，所示，請寫出請寫出

4、F1、F2的邏輯表達式。當輸入圖示信號波形時，畫出F1、F2端的輸出波形。2021/8/149BCABBCCABF1CBCACBCBAF)(2注意三態門的控制關系 2021/8/1410題題3.3.18 試用試用“與非與非”、“與或與或”門門及異或門設計一及異或門設計一個可控變換器，設計要求為：當控制端個可控變換器，設計要求為：當控制端K=1時，將輸入3位二進制碼變換成3位格雷碼輸出：當K=0時，將輸入3位格雷碼變換成3位二進制碼輸出。解：令三位二進制碼為A、B、C， 三位格雷碼為W、X、Y在K控制下，列真值表： 2021/8/1411K=1時，三位二進制碼三位格雷碼得： CBYBAXAW,K

5、=0時，三位格雷碼三位二進制碼得： YXWCXWBWA,綜合后有： )()(WAAW)()()(WAXBBX)(YXWKCBKCY2021/8/1412題題3.3.19 分析圖題分析圖題電路的邏輯功能，寫出Y1、Y2的邏輯函數式，列出真值表，指出電路完成什么邏輯功能。)()(21CBCABACBAABCYCBAABCYCBACBACBAABCBCACABY2CBCABAY2利用卡羅圖利用卡羅圖2021/8/1413真值表如下： ABCY1Y20000000110010100110110010101011100111111從真值表可以得到，電路實現的是一個全加器功能，Y1是全加和輸出，Y2是全加

6、器的進位輸出。2021/8/1414題題3.3.23 設計一個編碼器，其6個輸入信號和輸出3位代碼之間的對應關系如表所示。試用“或非”門實現該編碼電路。解：從真值表就可以得到輸出三位代碼的邏輯關系：5432AAAY5211AAAY4200AAAY2021/8/14152021/8/1416題3.3.26 圖題3.3.26 是用兩個4選1數據選擇器組成的邏輯電路，試寫出輸出Z與輸入M、N、P、Q之間的邏輯函數式。已知數據選擇器的邏輯函數式是SAADAADAADAADY)(013012011010QPNPQNQPNPMQNQMNPNMQQMNZ)()()(2021/8/1417題題3.4.2 用雙

7、2線-4線譯碼器74LS139及最少量的與非門實現下列邏輯函數。(譯碼器功能表見教材圖3.3.4，圖3.4.2是簡化邏輯圖)。CBACACBAZ),(1BCACABZ22021/8/1418解： 把2/4譯碼器先連接成3/8譯碼器，然后實現二個邏輯函數，根據二個邏輯函數，連接出電路如圖所示：74021YYYYABCCBACBACBAABCCBACBACBAZ76532YYYYBCACBACABABCBCACBACABABCZ2021/8/1419題題3.4.3 試用試用74LS138型3線-8線譯碼器設計一個地址譯碼器，地址譯碼器的地址范圍為003F。(可適當加其它邏輯門電路)。解： 由于地址

8、譯碼器的范圍為003F(十六進制數)，實際上是64個地址，因此，可用地址擴展的方法來實現，把3/8擴展成4/16，再擴展成6/64譯碼即可。采用分級譯碼后連接成的電路如圖所示。2021/8/14202021/8/14212021/8/14222021/8/1423題題3.4.8 試用4位并行加法器74LS283設計一個加/減運算電路。當控制信號X=1時它將兩個輸入的4位二進制數相加，而X=0時它將兩個輸入的4位二進制數相減。兩數相加的絕對值不大于15。允許附加必要的門電路。該二進制減法應該是被減數大于減數的情況，其它情況不在此例 2021/8/1424題題3.4.12 試用一片8選1數據選擇器

9、74LS151實現以下邏輯函數。ACDDABCCDBADCBAZ),(1)解：解題基本思路： 選定多路選擇器的地址輸入變量，列出卡諾圖，求出數據輸入端的函數關系式；0, 1, 0, 0, 0, 045762310DDDDDDDDDD0DABC000001011010110011110110010111000000000100 (1) 選定四變量函數中的ABC(A2A1A0)為地址輸入，卡諾圖為 2021/8/1425CBACBACBAZ(2) 選定多路選擇器的地址變量為)(012AAAABC由于地址數正好是變量數，所以數據輸入端的邏輯關系一定是常量“0”和“1”。畫出卡諾圖如下：ABC0000

10、0101101011011110110011100000076320DDDDD1541DDD2021/8/1426題題3.4.13 試用CC4512 8選1型數據選擇器產生如下邏輯函數，CBACBAACLCC4512數據選擇器功能表數據選擇器功能表S1S0A2A1A0Y00000D000001D100010D200011D300100D400101D500110D600111D70101高阻高阻06430DDDD17521DDDD2021/8/1427題題3.4.14 設計用3個開關控制一個電燈的邏輯電路，要求改變任何一個開關的狀態都能控制電燈由亮變滅或者由滅變亮，要求用數據選擇器來實現。解：用A、B、C表示三個雙位開關，并用0和1分別表示開關的兩個狀態。以