1、一、實驗目的 學會使用學會使用TTLTTL邏輯電路芯片；邏輯電路芯片； 掌握組合邏輯電路的功能測試方法；掌握組合邏輯電路的功能測試方法； 掌握組合邏輯電路的設計實現方法；掌握組合邏輯電路的設計實現方法；實驗內容測量TTL與非門輸出高、低電平; -負載效應測量門傳輸延遲時間-測量方法？測量門傳輸特性OC門使用（教材6.1.5設計任務P145）設計并實現一位二進制數A、B大小的比較電路4位密碼鎖設計與實現（教材教材6.4.5設計課題1 P162）二、集成邏輯門的主要參數及應用-74LS00TTLTTL電路具有較高的工作速度、較強的抗干擾能力、較大的輸出幅度和電路具有較高的工作速度、較強的抗干擾能力

2、、較大的輸出幅度和負載能力，得到廣泛應用負載能力，得到廣泛應用。u0(V)ui(V)123UOH(3.4V)UOL(0.3V)傳輸特性曲線傳輸特性曲線u0(V)ui(V)123UOH“1”UOL(0.3V)閾值閾值UT=1.4V理想的傳輸特性理想的傳輸特性輸出高電平輸出高電平輸出低電平輸出低電平常用參數常用參數1、開門電平（、開門電平（ UOH ）與關門電平）與關門電平(UOL)：輸出值： 開門電平UOH ：表示邏輯值1的最小高電平。 關門電平UOL ：表示邏輯值0的最大低電平。輸入值： 開門電平UIH ：表示邏輯值1的最小高電平。 關門電平UIL ：表示邏輯值0的最大低電平。3、噪聲容限：、

3、噪聲容限： 當許多門連接成系統時，前一級門的輸出就是后一級門的輸入，對后一級門來說其噪聲容限為： 輸入高電平時的噪聲容限：UNH =UOHMIN-UIHMIN 輸入低電平時的噪聲容限：UNL =UOLMAX-UILMAX3、輸出高電平電流、輸出高電平電流(IOH)和輸出低電平電流和輸出低電平電流(IOL) IOH指前級輸出高電平時，流出作為驅動門的輸出端的電流。反映了門帶拉電流負載的能力。 IOL指前級輸出低電平時，流入作為驅動門電流。反映了門帶灌電流負載的能力。4、扇入系數、扇入系數(Nr)和扇出系數和扇出系數(Nc)扇入系數(Nr)：門電路允許的輸入端數目。一般為15個，最多不超過8個。扇

4、出系數(Nc) ：門電路只有一個輸出端，輸出端所能帶的下一級門輸入端的個數。又稱門的負載能力。TTL門一般為8個，驅動門（功率門）可達25個。CMOS門的扇出系數更大。5、平均傳輸延遲時間：、平均傳輸延遲時間： 上升延遲時間tpHL：從輸入脈沖上升沿的50%，到輸出脈沖下降沿的50%所持續的時間。 下降延遲時間tpLH：從輸入脈沖下降沿的50%，到輸出脈沖上升沿的50%所持續的時間。 平均傳輸延遲時間： tpd=（ tpHL + tpLH ）/2：三、集成邏輯門及其基本應用數字集成電路TTL、CMOS兩大類邏輯門電路的性能參數與使用方法門電路有哪些主要參數？如何測試這些參數？在使用門電路時，應

5、該注意哪些問題？普通邏輯門電路輸出端可以直接相連，實現“線與”嗎？如何給輸入端提供高、低電平？TTL邏輯門使用注意事項 型號系列 74,74H,74S,74LS系列 注意事項 安裝時要注意集成塊外引腳的排列順序，不要從外引腳根部彎曲，以防折斷。 供電電壓最好穩定在5V，一般也應保證在4.755.25V之間，電壓過高易損壞集成塊。 輸出為高電平時，輸出端絕對不允許碰地，否則輸出級三極管T4會出現過熱燒壞；輸出為低電平時，輸出端絕對不允許碰vcc，否則輸出級三極管T4會出現過熱燒壞。幾個普通與非門的輸出端不能連在一起(線與)。 接引線要盡量短，若引線不能減短時，要加屏蔽措施或采用絞合線，以防外界電

6、磁干擾。芯片安裝方式TTL器件的使用規則電源電壓電源電壓+VCC: 只允許在只允許在+5V5%范圍內，超過該范圍內，超過該范圍可能會損壞器件或使邏輯功能混亂。范圍可能會損壞器件或使邏輯功能混亂。電源濾波電源濾波 TTL器件的高速切換，會產生電流跳變，器件的高速切換，會產生電流跳變，其幅度約其幅度約4mA5mA。該電流在公共走線上的壓降會。該電流在公共走線上的壓降會引起噪聲干擾，因此，要盡量縮短地線以減小干擾。引起噪聲干擾，因此，要盡量縮短地線以減小干擾。可在電源端并接可在電源端并接1個個100 F的電容作為低頻濾波及的電容作為低頻濾波及1個個0.01 F0.1 F的電容作為高頻濾波。的電容作為

7、高頻濾波。穩壓電源芯片管腳圖 14 13 12 11 1 2 3 4 10 9 8 5 6 7 74LS00 ，74LS03(oc) 四 2 輸入與非門 VCC 4B 4A 4Y 3B 3A 3Y & & & & 1A 1B 1Y 2A 2B 2Y GND 141312111234109856774LS04 六反相器VCC 6A 6Y 5A 5Y 4A 4Y 1A 1Y 2A 2Y 3A 3Y GND111111141312111234109856774LS10 三 3 輸入與非門 VCC 1C 1Y 3C 3B 3A 3Y& 1A 1B 2A 2B 2

8、C 2Y GND&141312111234109856774LS20 雙 4 輸入與非門 VCC 2D 2C NC 2B 2A 3Y& 1A 1B NC 1C 1D 1Y GND&P413418輸出端的連接輸出端的連接 不允許輸出端直接接不允許輸出端直接接+5V或接地。除或接地。除OC門門和三態和三態(TS)門外，其它門電路的輸出端不允許并聯使用，否門外，其它門電路的輸出端不允許并聯使用，否則，會引起邏輯混亂或損壞器件。則，會引起邏輯混亂或損壞器件。輸入端的連接輸入端的連接 輸入端串入輸入端串入1只只1k 10k 電阻與電源連接電阻與電源連接或直接接電源電壓或直接接電源

9、電壓+VCC來獲得高電平輸入。直接接地為低電來獲得高電平輸入。直接接地為低電平輸入。平輸入。 或門、或非門等或門、或非門等TTL電路的電路的多余的輸入端不能懸空多余的輸入端不能懸空，只能，只能接地；接地； 與門、與非門等與門、與非門等TTL電路的多余輸入端可以懸空電路的多余輸入端可以懸空(相當于接相當于接高電平高電平)，但易受到外界干擾，可將它們接，但易受到外界干擾，可將它們接+VCC或與其它輸或與其它輸入端并聯使用，輸入端入端并聯使用，輸入端并聯并聯時，從信號獲取的電流將增加。時，從信號獲取的電流將增加。TTL器件的使用規則TTL邏輯門閑置輸入端的處理 門電路中多余不用的輸入端一般不要懸空，

10、因為干擾信號易從這些懸空端引入，使電路工作不穩定。 VCC(5V) Rc 4 130 Rc 2 1.6k Rb2 1.6k T4 T2 T3 T1 A B Re 2 1k D VC C(5V ) Rc 4 130 Rc 2 1.6k Rb2 1.6k T4 T2 T3 T1 A B Re 2 1k D vOHvOLXTTL器件的使用規則為何普通與為何普通與非門的輸出端非門的輸出端不能并聯（線不能并聯（線與）使用？與）使用？集電極開路門集電極開路門(OC門門) TTL 電路電路 TTL 電路電路 D C B A T1 T2 VCC RP L 集電極開路門(OC門)CDABRL A B C D &

11、amp; VCC集電極開路門(OC門) 因因OC門輸出端是懸空的，門輸出端是懸空的，使用時一定要在使用時一定要在輸出端與電輸出端與電源源之間接一電阻之間接一電阻RL。IHOHmin OHCCmaxLImnIVVR VOL & 5V 74LS00 RL & & VCC 74LS03 & m & n n個個OC門線與驅動門線與驅動TTL門電路門電路IILIILILIOLVOHVOHIOHILOLmax OLCCmin LmIIVVR 四、組合邏輯電路的功能測試 靜態測試靜態測試 & Y A B +5V 示波器示波器 萬用表萬用表 1 0 邏輯燈？邏輯

12、燈？ 510 220 （1 1）驗證邏輯功能，即核對真值表；）驗證邏輯功能，即核對真值表；（一定要學會用示波器測試輸入、輸出的高低電平）（一定要學會用示波器測試輸入、輸出的高低電平） 數據開關數據開關（2 2）測試輸出邏輯電平）測試輸出邏輯電平 四、組合邏輯電路的功能測試 動態測試動態測試 加入頻率較高的信號（正方波），驗加入頻率較高的信號（正方波），驗證邏輯功能（波形關系，如反相等）；證邏輯功能（波形關系，如反相等）； 檢查有無競爭冒險，測量傳輸延時。檢查有無競爭冒險，測量傳輸延時。& YAB示波器示波器( (正方波）正方波）1信號頻率？信號頻率？信號源信號源TTL同步輸出！同步輸出

13、！七.TTL/CMOS同步輸出說明:TTL燈亮時為同步標準的TTL信號輸出,TTL燈滅時,為315V可調的CMOS信號,示波器Y軸5V/格.同步信號輸出TTL波形3V的CMOS波形15V的CMOS波形五、數字電路設計、實現流程實際的邏輯問題邏輯真值表邏輯公式化簡卡諾圖化簡最簡邏輯表達式邏輯電路圖仿真驗證實驗驗證組合邏輯電路設計實例-交通燈工作監控電路11111RYGL00010010010001111000101111011111LRYYGRYRYGRY YG RY RYGRYG組合邏輯電路設計實例-交通燈工作監控電路（續） & & & & 1 1 1 L R

14、Y G U1：74LS04 2 3 4 5 6 1 U1 U1 U1 U2 U2 U2 U3 1 2 3 4 5 6 9 10 8 1 2 4 5 6 & U3 13 12 10 9 8 U3：74LS20 U2：74LS00 六、數字電路組裝與調試技術 1 1畫邏輯電路圖畫邏輯電路圖 & & & & & 1 1 1 L R Y G U1：74LS04 2 3 4 5 6 1 U1 U1 U1 U2 U3 U3 U3 U4 1 2 3 4 5 6 9 10 8 3 4 5 6 1 2 4 5 6 U2：74LS10 U3：74LS00 U4：74

15、LS20 圖圖5.17.3 (a) 5.17.3 (a) 工程圖紙工程圖紙最簡標準最簡標準芯片種類最少芯片種類最少芯片數量最少芯片數量最少轉換問題轉換問題引腳號引腳號六、數字電路組裝與調試技術 & & & & & 1 1 1 L R Y G U1：74LS04 2 3 4 5 6 1 U1 U1 U1 U2 U3 U3 U3 U4 1 2 3 4 5 6 9 10 8 3 4 5 6 1 2 4 5 6 U2：74LS10 U3：74LS00 U4：74LS20 圖圖5.17.3 (a) 轉換問題轉換問題 & & 1 9 8 U2 U3

16、13 12 11 1 2 13 12 U1 DABCABCDL1 1畫邏輯電路圖畫邏輯電路圖 如果沒有74LS20的電路轉換問題六、數字電路組裝與調試技術 & & & & 1 1 1 L R Y G U1：74LS04 2 3 4 5 6 1 U1 U1 U1 U2 U2 U2 U3 1 2 3 4 5 6 9 10 8 1 2 4 5 6 & U3 13 12 10 9 8 U3：74LS20 U2：74LS00 TTLTTL與非門多余輸入端處理：接與非門多余輸入端處理：接+5V+5V、并聯、并聯 、懸空、懸空最簡電路最簡電路1 1畫邏輯電路圖畫邏輯電

17、路圖 CMOSCMOS門電路的任門電路的任何輸入端都不能何輸入端都不能懸空懸空!40004000系列、系列、74HC74HC系列為系列為CMOSCMOS門電門電路路六、數字電路組裝與調試技術 2 2組裝、連接線路組裝、連接線路2021-11-25華中科技大學電信系汪小燕 8754160233元件收納元件收納3. 調試（查故障）方法 LRGY RG RY GY & & & & 1 1 1 L R Y G U1：74LS04 2 3 4 5 6 1 U1 U1 U1 U2 U2 U2 U3 1 2 3 4 5 6 9 10 8 1 2 4 5 6 & U3

18、13 12 10 9 8 U3：74LS20 U2：74LS00 信號尋跡法（跟蹤）信號尋跡法（跟蹤） 例：例：RYG=000RYG=000應該有應該有L=1L=1六、數字電路組裝與調試技術六、數字電路組裝與調試技術 00001110七、實驗內容數字電路電氣特性參數及測量測量TTL與非門輸出高、低電平; -負載效應測量門傳輸延遲時間-測量方法？測量門傳輸特性OC門使用（教材6.1.5設計任務P145）組合電路設計與實現 4-2 優先編碼器 4選1多路選擇器 4位比較器 4位移位器4位密碼鎖設計與實現（教材教材6.4.5設計課題1 P162）74LS00空載空載 下拉負載下拉負載(拉電流拉電流)5.1k 下拉負載下拉負載(拉電流拉電流)510 上拉負載上拉負載(灌電流灌電流)510 VOH VOL 1.1測量TTL與非門輸出高、低電平-負載效應！ 510 Y 1 0 5.1k & Y 1 0 & Y 1 0 & (a) (b) (c) 分別測量圖分別測量圖a、b、c、d、e五種情況下五種情況下Y的電壓值，其結果的電壓值，其結果說明了什么？說明了什么？ Y 1 510 & Y 1 & (d) (e) +5V 1 1 1.2 測量邏輯門傳輸延遲時間-？測試電路：測試方法-光標