1、北京科技大學 計算機與通信工程學院實 驗 報 告實驗名稱： 超前進位加法器 學生姓名： 專 業： 計算機科學與技術 班 級： 學 號： 指導教師： 實驗成績： 實驗地點： 實驗時間： 2015 年 5 月 28 日1、 實驗目的與實驗要求1、 實驗目的（1） 掌握靜態隨機存儲器的基本結構；（2） 掌握靜態隨機存儲器RAM工作特性及數據的讀寫方法；（3） 掌握超前進位加法器的原理及其設計方法；（4） 理解使用超前進位邏輯設計ALU的方法；（5） 掌握乘法器的原理及其設計方法；（6） 熟悉FPGA應用設計及Quartus軟件的使用。2、 實驗要求（1） 驗證靜態隨機存儲器的讀寫功能；（2） 用Qu

2、artus軟件設計一個超前進位加法器；（3） 用Quartus軟件設計一個陣列乘法器。二、實驗設備（環境）及要求 Window 8，Quartus軟件三、實驗內容與步驟1、實驗1（1）實驗內容 驗證靜態隨機存儲的讀寫功能：（2） 主要步驟 關閉實驗系統電源，在斷電狀態下按圖3.15所示連接實驗電路，并檢查無誤。 將時序單元的狀態開關置為“單步”檔，MEM單元的編程開關置為“運行”檔。 將CON單元的IOR開關置為1（使IN單元無輸出），打開電源開關，如果聽到有“嘀”報警聲，說明有總線競爭現象，應立即關閉電源，重新檢查接線，直到錯誤排除。 給存儲器寫入數據：要先寫地址，后寫數據。 寫存儲器的流程

3、如圖3.16所示（以向00地址單元寫入11H為例）： 讀存儲器的流程如圖3.17所示（以從00地址單元讀出11H為例）： 根據對實驗原理的描述，以向03H地址單元寫入數據33H為例，填寫表3.6.中的操作步驟以及相關信號狀態。在以從03H地址單元讀取數據為例，填寫表3.7中的操作步驟及相關的信號狀態。2、實驗2（1）實驗內容 用Quartus軟件設計一個8位超前進位加法器。（2） 主要步驟 打開Quartus 軟件，進入軟件初始界面； 通過FileNewBlock Diagram/Schematic File選項，建立原理圖文件； 添加原件和連接線：分別在原理圖上畫出A、B模塊，保存原理圖文件

4、，通過FileCreate/UpdateCrate Symbol Files for File選項，把A、B原理圖轉換為元件符號。再建立一個原理圖文件，按照圖3.8接線。原理圖如下：A模塊B模塊 完成原理圖后，過FileNew Project Wizard選項，建立一個新工程，在建立時候在Add Files窗口添加原理圖文件； 進行功能仿真。通過ProcessingGenerate Functional Simulation Netlist選項產生功能仿真網絡表。有了功能仿真網絡表，就可以對工程進行功能仿真。通過FileNew或者單擊工具按鈕新建一個Vector Waveform File向量

5、波形文件； 在向量波形文件窗口中，在Name下方空白處右擊，在彈出的快捷菜單中選擇InsertInsert Node or Bus菜單項，或者在Name正文空白處雙擊彈出Insert Node or Bus對話框，單擊Node Finder按鈕，進行信號的添加；添加a、b、C0，s信號，a、b，s設為十進制值，a、b設置為隨機值，C0置零，保存文件； 通過AssignmentsSettings選項或者單擊工具按鈕進行仿真設置；更改Simulation mode 為 Functional，選擇仿真輸入為剛剛新建的向量波形文件。完成設置后，通過ProcessingStart Simulation選

6、項或者單擊工具按鈕進行功能仿真，仿真結果為下圖：3、實驗3（1）實驗內容 用Quartus軟件設計一個4*4陣列乘法器。（2） 主要步驟 打開Quartus 軟件，進入軟件初始界面； 通過FileNew Project Wizard選項，建立一個新工程； 通過FileNew選項或單擊工具按鈕，在工程里新建Verilog HDL代碼文件，保存文件，在Quartus 提供的代碼編輯器里進行代碼編輯： module chengfa(a,b,p); input 3:0a,b; output reg 7:0p; integer c; always(a or b) begin c,p0=a0*b0; c,

7、p1=a1*b0+a0*b1+c; c,p2=a2*b0+a1*b1+a0*b2+c; c,p3=a3*b0+a2*b1+a1*b2+a0*b3+c; c,p4=a3*b1+a2*b2+a1*b3+c; c,p5=a3*b2+a2*b3+c; c,p6=a3*b3+c; p7=c; end endmodule 完成代碼編寫后，通過Processing Start Start Analysis&Synthesis選項或者單擊工具按鈕進行Quartus 工程的語法與綜合編譯；編譯無誤后，通過ToolsNetlist ViewersRTL Viewer選項可以生成綜合后的電路結構圖； 完成編

8、譯與綜合后，進行功能仿真。通過ProcessingGenerate Functional Simulation Netlist選項產生功能仿真網絡表。有了功能仿真網絡表，就可以對工程進行功能仿真。通過FileNew選項或者單擊工具按鈕新建一個Vector Waveform File向量波形文件； 在向量波形文件窗口中，在Name下方空白處右擊，在彈出的快捷菜單中選擇InsertInsert Node or Bus菜單項，或者在Name正文空白處雙擊彈出Insert Node or Bus對話框，單擊Node Finder按鈕，進行信號的添加；添加a、b、p信號，a、b、p設置為十進制值，a、b

9、設置為隨機值；保存文件； 通過AssignmentsSettings選項或者單擊工具按鈕進行仿真設置；更改Simulation mode 為 Functional，選擇仿真輸入為剛剛新建的向量波形文件。完成設置后，通過ProcessingStart Simulation選項或者單擊工具按鈕進行功能仿真，仿真結果為下圖：四：實驗結果與分析1、 實驗1表3.6存儲器寫操作流程信號步驟IN單元置地址地址打入ARIN單元置輸出數據打入MEMWR0001RD0000IOM0000IOR0000LDAR0100T20按一下按一下表3.7存儲器讀操作流程信號步驟IN單元置地址地址打入AR關閉IN單元輸出讀出MEM數據WR0000RD0001IOM0000IOR0011LDAR0100T20按一下2、 實驗2 經驗證，上圖的結果是正確的。3、實驗3 經驗證，上圖的結果是正確的。五：結論（討論）1、 實驗結論（1）基本掌握了靜態隨機存儲器的基本結構；（2）學會了用實驗箱進行靜態隨機存儲器數據的讀寫；（3）基本