1、計算機原理課程設計計算機原理課程設計 1 1、課程設計的題目、課程設計的題目 2 2、課程設計完成的內容、課程設計完成的內容 3 3、課程設計的基本要求、課程設計的基本要求 4 4、課程設計的具體步驟、課程設計的具體步驟 5 5、考核方式、考核方式 6 6、典型、典型VHDLVHDL程序分析程序分析 7 7、注意事項、注意事項 1、課程設計的題目、課程設計的題目 設計一臺嵌入式的 8 位 CISC 模型計算機或嵌入式的 8 位 RISC 模型計算機 （采用定長 CPU 周期或變長 CPU 周期），并運行能完成一定功能的機器語言程序進 行驗證，程序功能可 以是以下兩個之一： 求出 1 到任意一個

2、整數 N 之間的所有偶數之和并輸出顯示，和為單字長。 說明：N 從開關輸入，和從數碼管輸出，然后輸出顯示停止。 （范例）（范例）求求1 1到任意一個整數到任意一個整數N N之間的所有奇數之和并輸出顯示，和為單字長之間的所有奇數之和并輸出顯示，和為單字長 說明：說明：N N從開關輸入，和從數碼管輸出，然后輸出顯示停止。從開關輸入，和從數碼管輸出，然后輸出顯示停止。 2、課程設計完成的內容、課程設計完成的內容 1.完成系統的總體設計，畫出模型機數據通路框圖； 2.設計微程序控制器（CISC模型計算機）的邏輯結構框圖； 3.設計機器指令格式和指令系統； 4.設計時序產生器電路； 5.設計所有機器指令

3、的微程序流程圖； 6.設計操作控制器單元； 在CISC模型計算機中，設計的內容包括微指令格式（建議采用全水平型微指令）、 微指令代碼表（根據微程序流程圖和微指令格式來設計）和微程序控制器硬件電路 （包括地址轉移邏輯電路、微地址寄存器、微命令寄存器和控制存儲器等。具體電路 根據微程序控制器的邏輯結構框圖、微指令格式和微指令代碼來設計）。 7.設計模型機的所有單元電路，并用VHDL語言（也可使用GDF文件-圖形描述文件） 對模型機中的各個部件進行編程，并使之成為一個統一的整體，即形成頂層電路或頂 層文件； 8.由給出的題目和設計的指令系統編寫相應的匯編語言源程序； 9.根據設計的指令格式，將匯編語

4、言源程序手工轉換成機器語言源程序，并將其設計 到模型機中的ROM中去； 10.使用EDA軟件進行功能仿真，要保證其結果滿足題目的要求；（其中要利用EDA軟 件提供的波形編輯器，選擇合適的輸入輸出信號及中間信號進行調試。） 11.器件編程，并在EDA實驗平臺上進行操作演示。 3、課程設計的基本要求、課程設計的基本要求 該課程設計作為一門獨立的課程，要求學生掌握CISC模型 機或RISC模型機的組成和工作原理（CISC模型機可以是任何計 算機組成原理教材上的結構圖），學會Altera MAX+plus 或 Quartus EDA軟件的使用，能用EDA軟件設計一個能完成一定 功能的模型計算機，并通過

5、功能仿真和在EDA實驗平臺上運行一 個程序來驗證模型機設計的正確性。 4、課程設計的具體步驟（、課程設計的具體步驟（1） 一、完成系統的總體設計一、完成系統的總體設計 說明：范例中設計時，外部時鐘信號上邊沿有效。說明：范例中設計時，外部時鐘信號上邊沿有效。 4、課程設計的具體步驟（、課程設計的具體步驟（1） 一、完成系統的總體設計（續）一、完成系統的總體設計（續） 注意一：在注意一：在EDA軟件設計時，所有的輸出總線不能直接連接，需增加多路選擇器。軟件設計時，所有的輸出總線不能直接連接，需增加多路選擇器。 注意二：在注意二：在EDAEDA軟件設計時，軟件設計時，RAMRAM的數據總線設計為單獨

6、的輸入總線與輸出總線。的數據總線設計為單獨的輸入總線與輸出總線。 注意三：在注意三：在RAM設計時，需增加設計時，需增加RAM的讀寫信號和片選信號，在微指令格式和微程序控制器時也必須同時考的讀寫信號和片選信號，在微指令格式和微程序控制器時也必須同時考 慮慮 4、課程設計的具體步驟（、課程設計的具體步驟（2） 二、設計控制器的邏輯結構框圖二、設計控制器的邏輯結構框圖 說明：說明： 在在T4T4內形成微指令的微地址，并訪問控制存儲器，在內形成微指令的微地址，并訪問控制存儲器，在T2T2的上邊沿到來時，的上邊沿到來時， 將讀出的微指令打入微指令寄存器，即圖中的微命令寄存器和微地址寄存器。將讀出的微指

7、令打入微指令寄存器，即圖中的微命令寄存器和微地址寄存器。 4、課程設計的具體步驟（、課程設計的具體步驟（3） 三、設計機器指令格式和指令系統三、設計機器指令格式和指令系統 Rs或或Rd選定的寄存器選定的寄存器 00R0 01R1 10R2 11R3 模型機規定數據的表示采用定點整數補碼表示，單字長為模型機規定數據的表示采用定點整數補碼表示，單字長為8 8位，其格式如下：位，其格式如下： 7 76 5 4 3 2 1 06 5 4 3 2 1 0 符號位符號位尾數尾數 4、課程設計的具體步驟（、課程設計的具體步驟（4） 四、設計時序產生器電路四、設計時序產生器電路 4、課程設計的具體步驟（、課程

8、設計的具體步驟（5） 五、設計微程序流程圖五、設計微程序流程圖 微程序控制器的設計過程 （1）根據微處理器結構圖、指令格式和功能設計所有機器指令的微程序 流程圖，并確定每條微指令的微地址和后繼微地址； （2）設計微指令格式和微指令代碼表； （3）設計地址轉移邏輯電路； （4）設計微程序控制器中的其它邏輯單元電路，包括微地址寄存器、微 命令寄存器和控制存儲器； （5）設計微程序控制器的頂層電路（由多個模塊組成）。 4、課程設計的具體步驟（、課程設計的具體步驟（5） 五、設計微程序流程圖（續）五、設計微程序流程圖（續） 4、課程設計的具體步驟（、課程設計的具體步驟（6） 六、六、設計操作控制器單元

9、（即微程序控制器）設計操作控制器單元（即微程序控制器） （1）設計微指令格式和微指令代碼表 CISC模型機系統使用的微指令采用全水平型微指令，字長為25位，其中微命令 字段為17位，P字段為2位，后繼微地址為6位，其格式如下： CLRLOADLDPC功能功能 0 0 將將PCPC清清0 0 1 10 0 BUS-PCBUS-PC 1 11 10 0不裝入，也不計數不裝入，也不計數 1 11 1 PC+1PC+1 程序計數器程序計數器PCPC的功能表的功能表 寄存器選擇寄存器選擇 算術邏輯運算單元算術邏輯運算單元ALUALU的功能表的功能表 S1S0功能功能 00（AC）+（DR） 01（AC）

10、-（DR） 10（AC）+1 具體功能根據實際情況設計具體功能根據實際情況設計 4、課程設計的具體步驟（、課程設計的具體步驟（6） 六、六、設計操作控制器單元（續）設計操作控制器單元（續） CSWR功能功能 1 1 不選擇不選擇 0(0() )0 0 寫寫 0(0() )1 1讀讀 RAMRAM的功能表的功能表 WR_OWR_O和和LED_BLED_B一起控制輸出，也可以省去一起控制輸出，也可以省去WR_OWR_O；CS_ICS_I為為ROMROM的片選信號。的片選信號。 注意：若設計兩個注意：若設計兩個ARAR（AR1AR1、AR2AR2）或者）或者PCPC的輸出與訪問的輸出與訪問RAMRA

11、M的地址公用的地址公用 一個一個ARAR時，會增加一個多路選擇器和一個控制信號。時，會增加一個多路選擇器和一個控制信號。 CISC模型機中RAM芯片的讀寫操作時序圖 注意：針對書上的圖已略作修改。此處注意：針對書上的圖已略作修改。此處CS、WR只受時序只受時序T2和和T3控制，不再受控制，不再受Q控制。控制。 4、課程設計的具體步驟（、課程設計的具體步驟（6） LIBRARY IEEE; ENTITY RAM IS PORT( WR,CS:IN STD_LOGIC; DIN:IN STD_LOGIC_VECTOR(7 DOWNTO 0); DOUT:OUT STD_LOGIC_VECTOR(7

12、 DOWNTO 0); ADDR:IN STD_LOGIC_VECTOR(7 DOWNTO 0) ); END RAM; ARCHITECTURE A OF RAM IS TYPE MEMORY IS ARRAY(0 TO 31) OF STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN PROCESS(CS,WR) VARIABLE MEM:MEMORY; BEGIN IF(CSEVENT AND CS=0) THEN IF(WR=0) THEN -寫RAM MEM(CONV_INTEGER(ADDR(4 DOWNTO 0):=DIN; ELSIF(WR=1) THEN

13、-讀RAM DOUT=MEM(CONV_INTEGER(ADDR(4 DOWNTO 0); END IF; END IF; END PROCESS; END A; 4、課程設計的具體步驟（、課程設計的具體步驟（6） 范例設計時的微指令列表范例設計時的微指令列表 4、課程設計的具體步驟（、課程設計的具體步驟（6） （2 2）設計地址轉移邏輯電路）設計地址轉移邏輯電路 地址轉移邏輯電路是根據微程序流程圖中的棱形框部分及多個分支微地址，利地址轉移邏輯電路是根據微程序流程圖中的棱形框部分及多個分支微地址，利 用微地址寄存器的異步置用微地址寄存器的異步置“1”1”端，實現微地址的多路轉移。端，實現微地址

14、的多路轉移。 由于微地址寄存器中的觸發器異步置由于微地址寄存器中的觸發器異步置“1”1”端低電平有效，與端低電平有效，與A4A4A0A0對應的對應的 異步置異步置“1”1”控制信號控制信號SE5SE5SE1SE1的邏輯表達式為：（的邏輯表達式為：（A5A5的異步置的異步置“1”1”端端SE6SE6實際未實際未 使用）使用） （3 3）設計微程序控制器中的其它邏輯單元電路，包括微地址寄存器、微命令寄）設計微程序控制器中的其它邏輯單元電路，包括微地址寄存器、微命令寄 存器和控制存儲器；存器和控制存儲器； （4 4）設計微程序控制器的頂層電路（由多個模塊組成）。）設計微程序控制器的頂層電路（由多個模

15、塊組成）。 4、課程設計的具體步驟（、課程設計的具體步驟（7） 七、設計單元電路七、設計單元電路 設計模型機中的所有單元電路，并用VHDL語言（也可使用GDF文件-圖形描述 文件）對模型機中的各個部件進行編程，并使之成為一個統一的整體，即形成頂層電 路或頂層文件。 具體設計方法詳見教材第4章。 范例對應的頂層電路圖。范例對應的頂層電路圖。 4、課程設計的具體步驟（、課程設計的具體步驟（7） 4、課程設計的具體步驟（、課程設計的具體步驟（8） 八、編寫匯編語言源程序八、編寫匯編語言源程序 由給出的題目（范例）和設計的指令系統編寫相應的匯編語言源程序。 算法思想為：采用R0寄存器存放從開關輸入的任

16、意一個整數，R1存放 準備參加累加運算的奇數，R2存放累加和，用一個循環程序實現如下： IN1 R0 功能：從開關輸入任意一個整數nR0 MOV R1,1 將立即數1R1(R1用于存放參與運算的奇數) MOV R2,0 將立即數0R2(R2用于存放累加和) L1: CMP R0,R1 將R0的整數n與R1的奇數進行比較，鎖存CY/FC和ZI/FZ JB L2 小于,則轉到L2處執行 ADD R1,R2 否則,累加求和;并將R1的內容加2,形成下一個奇數 INC R1 INC R1 JMP L1 跳轉到L1處繼續執行 L2: OUT1 R2 輸出累加和 JMP L2 循環顯示 4、課程設計的具體

17、步驟（、課程設計的具體步驟（9） 九、編寫機器語言源程序九、編寫機器語言源程序 根據設計的指令格式，將匯編語言源程序手工轉換成機器語言源程序， 并將其設計到模型機中的ROM中去。 與中匯編語言源程序對應的機器語言源程序如下： 助記符 地址（十六進制） 機器代碼 功能 IN1 RO 00 10000000 (SW) R0 MOV R1,1 01 10010001 1R1 02 00000001 MOV R2,0 03 10010010 0R2 04 00000000 L1: CMP R0,R1 05 10100001 (R0)-(R1) JB L2 06 10110000 L2PC 07 000

18、01101 ADD R1,R2 08 11000110 (R1)+(R2)R2 INC R1 09 11010001 (R1)+1R1 INC R1 0A 11010001 (R1)+1R1 JMP L1 0B 11100000 L1PC 0C 00000101 L2: OUT1 R2 0D 11111000 (R2)LED JMP L2 OE 11100000 L2PC 0F 00001101 4、課程設計的具體步驟（、課程設計的具體步驟（10） 十、編譯和功能仿真十、編譯和功能仿真 在完成第1步至第9步的所有設計后，使用EDA軟件對模型計算機（頂層電 路或頂層文件）進行編譯，編譯通過后再進

19、行功能仿真，其中要利用EDA軟件 提供的波形編輯器，選擇合適的輸入輸出信號及中間信號進行調試，要保證 仿真的結果滿足題目的要求。 若編譯的過程中出現錯誤或仿真的結果不正確，要分析錯誤的原因，找 出問題所在，這可能會修改到至中的任何一個或多個設計步驟。 助記符 地址（十六進制） 機器代碼 IN1 RO 00 10000000 MOV R1,1 01 10010001 02 00000001 MOV R2,0 03 10010010 04 00000000 L1: CMP R0,R1 05 10100001 JB L2 06 10110000 07 00001101 ADD R1,R2 08 11

20、000110 INC R1 09 11010001 INC R1 0A 11010001 JMP L1 0B 11100000 0C 00000101 L2: OUT1 R2 0D 11111000 JMP L2 OE 11100000 0F 00001101 4、課程設計的具體步驟（、課程設計的具體步驟（10） 嵌入有RAM和ROM后的微處理器系統主要設計(三數據總線結構) 4、課程設計的具體步驟（、課程設計的具體步驟（10） 指令助記符指令助記符 指令格式指令格式 功能功能 15-1215-12 11 11 1010 9 89 87-07-0 IN1 RdIN1 Rd 00010001Rd

21、Rd 輸入設備輸入設備RdRd MOV Rd,imMOV Rd,im 00100010RdRdimim 立即數立即數RdRd LAD (Rs),RdLAD (Rs),Rd 00110011RsRsRdRd (Rs)Rd(Rs)Rd ADD Rs,RdADD Rs,Rd 01000100RsRsRdRd (Rs)+(Rd)Rd(Rs)+(Rd)Rd INC RdINC Rd 01010101RdRd (Rd)+1Rd(Rd)+1Rd DEC RdDEC Rd 01100110RdRd (Rd)-1Rd(Rd)-1Rd JNZ addrJNZ addr 01110111addraddr 若不等，則

22、若不等，則addrPCaddrPC STO Rs,addrSTO Rs,addr 10001000RsRsaddraddr (Rs)addr(Rs)addr JMP addrJMP addr 10011001addraddr addrPCaddrPC OUT1 RsOUT1 Rs 10101010RsRs (Rs)(Rs)輸出設備輸出設備 STOI Rs,(Rd)STOI Rs,(Rd) 10111011RsRsRdRd (Rs)(Rd)(Rs)(Rd) 采用三數據總線結構運算器模型機的指令格式和指令系統（舉例）采用三數據總線結構運算器模型機的指令格式和指令系統（舉例） 課程設計的具體步驟（課

23、程設計的具體步驟（10） 課程設計的具體步驟（課程設計的具體步驟（10） 課程設計的具體步驟（課程設計的具體步驟（11） 十一、器件編程（十一、器件編程（若有實驗條件若有實驗條件） 5、考核方式（、考核方式（1） 為考核學生的實際動手能力，避免高分低能現象，同時也為了避免課程設計報 告的抄襲現象的出現，擬采用如下考核方式： 1.動手能力占30%；動手能力的考核主要包括：設計題目的難易程度、設計進度 的快慢、實驗設備的完好率、設計的最后結果（在實驗臺上能正確運行機器語言源 程序），以及回答問題（或答辯）的正確性等。 答辯內容：答辯內容： 在微程序流程圖中，能指出任何一個在微程序流程圖中，能指出任

24、何一個CPUCPU周期內完成的操作及所需的控制周期內完成的操作及所需的控制 信號，并能說出設計時這些控制信號是高電平有效，還是低電平有效；信號，并能說出設計時這些控制信號是高電平有效，還是低電平有效； 調試與仿真；調試與仿真； 指令的微程序流程圖；指令的微程序流程圖； 其它理論知識。其它理論知識。 2.課程設計報告占30%；課程設計報告的考核主要包括：設計題目的難易程度、設 計原理的正確性、報告書寫是否認真、是否有抄襲現象等。 若課程設計報告為抄襲，總評成績將直接給不及格。若課程設計報告為抄襲，總評成績將直接給不及格。 5、考核方式（、考核方式（2） 課程設計報告的內容包括： （1）課程設計的

25、題目（設計一臺嵌入式CISC模型機）； （2）CISC模型機數據通路框圖； （3）操作控制器的邏輯框圖； （4）模型機的指令系統和所有指令的指令格式； （5）所有機器指令的微程序流程圖； （6）嵌入式CISC模型計算機的頂層電路圖； （7）匯編語言源程序； （8）機器語言源程序； （9）機器語言源程序的功能仿真波形圖及結果分析； （10）故障現象和故障分析； （11）心得體會； （12）軟件清單，含各個部件的VHDL源程序（.vhd）或圖形描述文件（.gdf）。 3.平時表現占10%。平時表現的考核主要包括：考勤、學習態度等。 6、VHDL程序結構及含義（程序結構及含義（1） P20【程序1】

26、-組合邏輯電路 LIBRARY IEEE; ENTITY ALU IS PORT( A: IN STD_LOGIC_VECTOR(7 DOWNTO 0); B: IN STD_LOGIC_VECTOR(7 DOWNTO 0); S1,S0: IN STD_LOGIC; ALUOUT: OUT STD_LOGIC_VECTOR(7 DOWNTO 0) ; SF,ZF: OUT STD_LOGIC ); END ALU; ARCHITECTURE A OF ALU IS SIGNAL AA,BB,TEMP:STD_LOGIC_VECTOR(8 DOWNTO 0); BEGIN PROCESS BE

27、GIN IF(S1=0 AND S0=0) THEN -執行加法運算 AA=0 BB=0 TEMP=AA+BB; ALUOUT=TEMP(7 DOWNTO 0); SF=TEMP(7); IF (TEMP=100000000 OR TEMP=000000000) THEN ZF=1; ELSE ZF=0; END IF; 6、VHDL程序結構及含義（程序結構及含義（2） ELSIF(S1=0 AND S0=1) THEN -執行比較或減法運算 ALUOUT=A-B; IF(AB) THEN SF=1; ZF=0; ELSIF(A=B) THEN SF=0; ZF=1; ELSE SF=0; ZF=0; END IF; ELSIF(S1=1 AND S0=0) THEN -執行加1運算 AA=0 TEMP=AA+1; ALUOUT=TEMP(7 DOWNTO 0); SF=TEMP(7); IF (TEMP=100000000) THEN ZF=1; ELSE ZF=0; END IF; ELSE ALUOUT=00000000 ; SF=0; ZF=0;