1、第1章 系統設計1.1 設計要求本次設計任務基本要求設計制作一個數字電容測量儀，能夠測試的電容量在1uf至100uf范圍內，并且用2位數碼管顯示測量數據。1.2 總體設計方案1.2.1設計思路題目要求設計一個數字電容測量儀。設計中采用兩個555定時器分別構建多諧振蕩器和單穩態觸發器用于產生計數脈波和控制計數脈波，其中待測電容為單穩態電路中的外接電容，當單穩態產生的波形為高電平時計多諧產生的脈波個數即為電容數值。計數部分由74ls160構建的二個十進制計數器構成，采用74273鎖存計數結果，7448驅動共陰數碼管顯示計數值（即所測電容的值）。1.2.2 系統方案論證與選擇方案一 容抗法測量電容電

2、路其設計思想是首先利用一定頻率（例為400hz）的正弦波信號將被測量電容量cx變成容抗xc，然后進行c / vca轉換，把xc轉換成交流信號電壓，再經過ac / dc轉換期取出平均值電壓v0，送至31/2位或41/2位a/d轉換器。由于平均值電壓v0cx，只要適當調節電路參數，即可直讀電容量。優缺點：容抗法測電容的優點是能自動調零，縮短了測量時間，但精度不高，分立元件太多。方案二 利用充放電法測量電容其設計思想是利用對被測電容進行沖放電，將脈波輸入計數器通過計數，最后送出正確的顯示信號給顯示電路。由555構成一個多諧振蕩器。在電源剛接通時，電容c上的電壓為0，多諧振蕩器輸出vo為高電平，vo通

3、過r對電容c充電。由555構成的單穩態觸發器作為控制計數脈波，使74ls160在單穩態電路輸出高電平時計數脈波，然后在單穩態輸出加反相器控制74273在單穩態電路輸出高電平時鎖存計數值，再通過7448驅動數碼管顯示數值。優缺點：測量時間短，精度高，分立元件少，但不能進行自動調零。綜上所述，選擇第二種方案進行設計。1.2.3總體設計框圖由所選方案可得總體設計框圖如圖1-1所示圖 1-1 系統組成框圖根據上圖可知每個框圖在設計中都是必不可少的，在電路中有著非常重要的作用：由555定時器構成的多諧振蕩器可以產生一定周期的脈波，此脈波既作為單穩態觸發器電路的輸入脈波，也作為計數器的計數脈波。由555定

4、時器構成的單穩態觸發器可以產生占空比一定的脈波，此脈波用來控制74ls160在高電平期間計數。在單穩態觸發電路后加反相器形成的脈波用來控制74273在單穩態高電平期間鎖存計數值。由74ls160構成的兩個十進制計數器在控制信號作用下完成計數功能。由74273構成的鎖存器將計數器記下的數值鎖存起來，防止干擾。由7448構成的驅動器用來驅動數碼管，將鎖存的數值在數碼管上顯示出來。第2章 單元電路的設計2.1 直流穩壓電源設計2.1.1整流電路采用直流穩壓電源設計思路（1）電網供電電壓為交流220v（有效值），50hz，要獲得低壓直流輸出，首先須采用電源變壓器將電網電壓降低獲得所需要的交流電壓。（2

5、）降壓后的交流電壓，通過整流電路變成單向的直流電，但其幅值變化大。（3）脈動大的直流電壓須經過濾波電路變成平滑的，脈動小的直流電，即將交流成分濾掉，保留其直流成分。（4）濾波后的直流電壓再通過穩壓電路，便可得到基本上不受外界影響的穩定的直流電壓輸出，供給負載。2.1.2直流穩壓電源的原理框圖分析220v變壓電路整流電路濾波電路穩壓電路接負載圖2-1 直流穩壓電源框圖采用電源變壓器將電網220v，50hz交流電降壓后送整流電路，整流橋選用的二極管需要考慮允許承受的電壓和電流值。濾波器常采用無源元件r，l，c構成的不同類型濾波電路。由于本電路為小功率電源，故可用電容輸入式濾波電路。穩壓電路采用串聯

6、反饋式穩壓電路。比較放大單元采用分立三極管組成的差動放大器或者集成運算放大器，可提高電路的穩定性。過流保護器：串聯穩壓電路中，調整管與負載串聯，當輸出電流過大或者輸出短路時，調整管會因電流過大或電壓過高使管耗過大而損壞，所以須對調整管采取保護措施。2.1.3直流穩壓電源特點采用集成穩壓器構成直流穩壓電源，具有使用方便，結構簡單及性能優良等許多特點，因而得到廣泛應用。從電路中我們可看出，此電路多加了一只三極管和幾只電阻，r2與d組成bg2的基準電壓，r3，rp，r4組成了輸出電壓取樣支路，t2b點的電位與t2e點的電位進行比較（由于dz1的存在，所以t2e點的電位是恒定的），比較的結果有t2的集

7、電極輸出使t2c點電位產生變化從而控制t1的導通程度（此時的bg1在電路中起著一個可變電阻的作用），使輸出電壓穩定，rp是一個可變阻器，調整它就可改變a點的電位（即改變取樣值）由于t2e點的變化，t2c點電位也將變化，從而使輸出電壓也將發生變化。這種電路其輸出電壓靈活可變，所以在各種電路中被廣泛應用。圖2-2 直流穩壓電源電路圖2.2 產生波形設計方案2.2.1 由555定時器搭建多諧振蕩器由555定時器組成的多諧振蕩器如圖2-3所示，它既為下一級的單穩態觸發器提供輸入脈沖，又為后面計數器開始計數提供信號脈沖。 圖2-3 多諧振蕩器電路其工作原理如下：多諧振蕩器只有兩個暫穩態。假設當電源接通后

8、，電路處于某一暫穩態，電容c上電壓uc略低于 ，uo輸出高電平，v1截止，電源ucc通過r1、r2 給電容c充電。隨著充電的進行uc逐漸增高，但只要 ， 輸出電壓uo就一直保持高電平不變，這就是第一個暫穩態。當電容c上的電壓uc略微超過 時(即u6和u2均大于等于 時)， rs觸發器置 0，使輸出電壓uo從原來的高電平翻轉到低電平，即uo=0，v1導通飽和，此時電容c通過r2和v1放電。隨著電容c放電，uc下降，但只要， uo就一直保持低電平不變，這就是第二個暫穩態。當uc下降到略微低于 時，rs觸發器置 1，電路輸出又變為uo=1，v1截止，電容c再次充電，又重復上述過程，電路輸出便得到周期

9、性的矩形脈沖。其振蕩周期為：工作波形如圖2-4所示。圖2-4 多諧振蕩器波形2.2.2由555定時器搭建單穩態觸發器由555定時器構成的單穩態觸發電路如圖2-5所示，它可以產生占空比一定的脈波，此脈波用來控制計數。在單穩態觸發電路后加反相器用來控制74273鎖存計數值。單穩態觸發器的工作原理如下：1穩定狀態沒有加觸發信號時，輸入為高電平。接通電源后，經電阻r對電容c進行充電，當電容c上的電壓時，輸出。與此同時電容c迅速放完電，不變。2觸發進入暫穩態當由高電平變為低電平時，此時，輸出由低電平跳躍到高電平。此時，電源經r對c充電，電路進入暫穩態。在暫穩態期間內輸入電壓回到高電平。3自動返回穩定狀態

10、隨著c的充電，電容c上的電壓逐漸增大。當上升到時，輸出由高電平跳躍到低電平。與此同時，c迅速放完電，。電路返回穩定狀態。 單穩態觸發器輸出的脈沖寬度為暫穩態維持的時間（及占空比），它實際上為電容c上的電壓由v充到所需的時間，可用下式估算: 式中r和c為外接電阻和電容。圖2-5 單穩態觸發電路2.3 計數加鎖存電路本設計采用兩片74ls160構成兩個十進制計數器，在單穩態輸出脈波的控制下計數來自多諧的脈波數，然后將數值送到74273進行鎖存，如圖2-6所示為數據計數和鎖存部分的電路。由于電容很小時，充放電時間很短，而波形是不斷產生的，計數器就會一直在零和最大值之間循環，讀取數據時很不方便，因此就

11、需要一個數據鎖存器將電容的數值鎖存。當單穩觸發器第一個完整波形時間內計數完畢后，單穩恢復低電平，鎖存器將顯示的電容數值鎖存起來，不會在單穩下一個高電平時繼續循環計數，以便于讀取電容值。圖2-6 計數器和鎖存器2.4 顯示部分設計方案采用7448驅動七段顯示數碼管led進行顯示，顯示來自74273鎖存的數值，如圖2-7所示。需要注意的是采用7448作驅動器時，應選用共陰極的led七段數碼顯示管，否則將不能正常顯示。圖2-7 7448驅動數碼管顯示數值電路第3章 電路工作原理及參數的選擇計算1.由555組成的多諧振蕩器產生波形，其產生的波形一方面用于計數，另一方面作為單穩態電路的輸入。振蕩周期為：

12、2.由555組成的單穩態觸發器產生的波形控制計數，使74160在單穩態高電平時計數，為了使74273鎖存器也在單穩觸發器高電平時開始工作，應在單穩波形后加一級反相器。輸出波形占空比為：3.計數器在單穩觸發器高電平時開始計多諧振蕩器的周期數，則滿足下述關系式：為了便于計算，取多諧振蕩器中，設單穩態觸發器中外接電容為,則有：若要顯示器直接顯示出的值，則應該滿足，所以 由以上關系式可取近似值=0.1f，=，設被測電容=47f 將其用protues軟件仿真得出波形圖如下 圖3-1 多諧振蕩器仿真波形 圖3-2 單穩態觸發器仿真波形 由圖3-1和圖3-2可知t=10.5ms, =492.5ms, 可得出

13、所以參數的選擇符合設計要求。 4.計數器74160計數經鎖存器74273鎖存，再通過驅動器7448驅動七段顯示數碼管led進行顯示。 第4章 總體電路圖及仿真結果4.1 該方案的總體電路圖如下： 圖4-1 總體電路圖 4.2 仿真結果如下圖 圖4-2 總電路仿真圖第5章 制作與調試5.1 pcb制作的操作說明圖5-1 pcb生成流程圖開始引入網絡表生成網絡表pcb系統設置修改封裝與布局設置pcb規則存盤打印結束自動布線設計與繪制原理圖手工調整布線 5.2 原理圖的繪制 圖5-2 protel 99原理圖5.3 電路板圖設計的基本原則要求().印刷電路板的設計，從確定板的尺寸大小開始，印刷電路板

14、的尺寸因受機箱外殼大小限制，以能恰好安放入外殼內為宜，其次，應考慮印刷電路板與外接元器件（主要是電位器、插口或另外印刷電路板）的連接方式。印刷電路板與外接元件一般是通過塑料導線或金屬隔離線進行連接。但有時也設計成插座形式。即：在設備內安裝一個插入式印刷電路板要留出充當插口的接觸位置。對于安裝在印刷電路板上的較大的元件，要加金屬附件固定，以提高耐振、耐沖擊性能。 ().布線圖設計的基本方法首先需要對所選用元件器及各種插座的規格、尺寸、面積等有完全的了解；對各部件的位置安排作合理的、仔細的考慮，主要是從電磁場兼容性、抗干擾的角度，走線短，交叉少，電源，地的路徑及去耦等方面考慮。各部件位置定出后，就

15、是各部件的連線，按照電路圖連接有關引腳，完成的方法有多種，印刷線路圖的設計有計算機輔助設計與手工設計方法兩種。最原始的是手工排列布圖。這比較費事，往往要反復幾次，才能最后完成，這在沒有其它繪圖設備時也可以，這種手工排列布圖方法對剛學習印刷板圖設計者來說也是很有幫助的。計算機輔助制圖，現在有多種繪圖軟件，功能各異，但總的說來，繪制、修改比較方便，并且可以存盤貯存和打印。接著，確定印刷電路板所需的尺寸，并按原理圖，將各個元器件位置初步確定下來，然后經過不斷調整使布局更加合理，印刷電路板中各元件之間的接線安排方式如下：a.印刷電路中不允許有交叉電路，對于可能交叉的線條，可以用“鉆”、“繞”兩種辦法解

16、決。即，讓某引線從別的電阻、電容、三極管腳下的空隙處“鉆”過去，或從可能交叉的某條引線的一端“繞”過去，在特殊情況下如何電路很復雜，為簡化設計也允許用導線跨接，解決交叉電路問題。 b.電阻、二極管、管狀電容器等元件有“立式”，“臥式”兩種安裝方式。立式指的是元件體垂直于電路板安裝、焊接，其優點是節省空間，臥式指的是元件體平行并緊貼于電路板安裝，焊接，其優點是元件安裝的機械強度較好。這兩種不同的安裝元件，印刷電路板上的元件孔距是不一樣的。 c.同一級電路的接地點應盡量靠近，并且本級電路的電源濾波電容也應接在該級接地點上。特別是本級晶體管基極、發射極的接地點不能離得太遠，否則因兩個接地點間的銅箔太

17、長會引起干擾與自激，采用這樣“一點接地法”的電路，工作較穩定，不易自激。 d.總地線必須嚴格按高頻中頻低頻一級級地按弱電到強電的順序排列原則，切不可隨便亂接，級與級間寧肯可接線長點，也要遵守這一規定。特別是變頻頭、再生頭、調頻頭的接地線安排要求更為嚴格，如有不當就會產生自激以致無法工作。調頻頭等高頻電路常采用大面積包圍式地線，以保證有良好的屏蔽效果。 e.強電流引線（公共地線，功放電源引線等）應盡可能寬些，以降低布線電阻及其電壓降，可減小寄生耦合而產生的自激。5.4 印刷板圖設計中應注意的幾點(1).布線方向：從焊接面看，元件的排列方位盡可能保持與原理圖相一致，布線方向最好與電路圖走線方向相一

18、致，因生產過程中通常需要在焊接面進行各種參數的檢測，故這樣做便于生產中的檢查，調試及檢修（注：指在滿足電路性能及整機安裝與面板布局要求的前提下）。 (2).各元件排列，分布要合理和均勻，力求整齊，美觀，結構嚴謹的工藝要求。(3).電阻，二極管的放置方式：分為平放與豎放兩種。a.平放：當電路元件數量不多，而且電路板尺寸較大的情況下，一般是采用平放較好； b.豎放：當電路元件數較多，而且電路板尺寸不大的情況下，一般是采用豎放；(4). 進出接線端布置a.相關聯的兩引線端的距離不要太大，一般為23/10英寸左右較合 適。 b.進出線端盡可能集中在1至2個側面，不要太過離散。(5).設計布線圖時要注意

19、管腳排列順序，元件腳間距要合理。5.5 pcb圖的繪制 圖5-3 總電路圖的pcb圖5.6 安裝調試在制作前，首先根據設計方案用面包板進行連線，目的是為了檢驗設計的線路是否正確，避免用雙面板做成實物后要不斷修改電路。面包板連線完成后，確認連線以及各元器件的正負沒有錯誤后（應當特別注意集成塊的地線和電源線），就開始調試了。調試的步驟如下：1.確認雙面上的焊盤和過孔是否有漏焊或是虛焊，線路是否有斷路或是短路現象。如果有焊接問題只需加焊就可以解決，如果出現斷路可用導線將其兩端連接起來，如果出現短路現象可用刀具將其割斷。2.完成以上步驟后，可以先通電檢測結果。如果所測結果都符合指標，則證明實物安裝成功

20、。如果不符合，則繼續檢查。可以采用通電時逐級檢查，檢查每一級電路是否符合要求，找出對應的問題所在并予以解決。第6章 芯片介紹6.1 555芯片功能介紹 555時基電路是一種將模擬功能與邏輯功能巧妙地結合在同一硅片上的組合集成電路。該電路可以在最基本的典型應用方式的基礎上，根據實際需要，經過參數配置和電路的重新組合，與外接少量的阻容元件就能構成不同的電路，因而555電路在波形的產生與變換、測量與控制、家用電器、電子玩具等許多領域中都得到了廣泛應用。 555時基電路的電路結構和邏輯功能1.電路結構及邏輯功能 圖6-1 555電路結構和引腳圖圖6-1為555時基電路的電路結構和8腳雙列直插式的引腳圖

21、，由圖可知555電路由電阻分壓器、電壓比較器、基本rs觸發器、放電管和輸出緩沖器5個部分組成。它的各個引腳功能如下：1腳：gnd(或vss)外接電源負端vss或接地，一般情況下接地。8腳：vcc(或vdd)外接電源vcc，雙極型時基電路vcc的范圍是4.516v，cmos型時基電路vcc的范圍為318v。一般用5v。3腳：out（或vo）輸出端。2腳：tr低觸發端。6腳：th高觸發端。4腳：r是直接清零端。當r端接低電平，則時基電路不工作，此時不論tr、th處于何電平，時基電路輸出為“0”，該端不用時應接高電平。5腳：co(或vc)為控制電壓端。若此端外接電壓，則可改變內部兩個比較器的基準電壓

22、，當該端不用時，應將該端串入一只0.01f電容接地，以防引入干擾。7腳：d放電端。該端與放電管集電極相連，用做定時器時電容的放電。電阻分壓器由三個5k的等值電阻串聯而成。電阻分壓器為比較器c1、c2提供參考電壓，比較器c1的參考電壓為2/3vcc，加在同相輸入端，比較器c2的參考電壓為1/3vcc，加在反相輸入端。比較器由兩個結構相同的集成運放c1、c2組成。高電平觸發信號加在c1的反相輸入端，與同相輸入端的參考電壓比較后，其結果作為基本rs觸發器r端的輸入信號；低電平觸發信號加在c2的同相輸入端，與反相輸入端的參考電壓比較后，其結果作為基本rs觸發器s端的輸入信號。基本rs觸發器的輸出狀態受

23、比較器c1、c2的輸出端控制。在1腳接地，5腳未外接電壓，兩個比較器c1、c2基準電壓分別為2/3vcc，1/3vcc的情況下，555時基電路的功能表如表6-1-1示。 表6-1-1 555時基電路的功能表 6.2 74ls160芯片介紹1. 74ls160芯片引腳如圖6-2所示 圖6-2 74ls160芯片引腳圖1）：同步置數控制端2）：異步置0控制端3）和：計數控制端4）：并行數據輸入端5）：輸出端6）co：進位輸出端2. 74ls160的功能表如6-2-1所示 表6-2-1 74ls160的功能輸 入輸 出說 明 cp co0 0 0 0 0 0異步置01 0 1 1 1 1 計 數1

24、1 0 保 持1 1 0 保 持 0 6.3 74273芯片介紹 74273是一種帶清除功能的8d觸發器，正脈沖觸發，低電平清除，常用作8位地址鎖存器。1. 74273芯片引腳如圖6-3所示圖6-3 74273引腳圖2. 74273芯片功能1）：d0d7：輸入端2）：q0q7：輸出端3）：主清除端，低電平觸發，即當為低電平時，芯片被清除，輸出全為0（低電平）4）：clk：觸發端，上升沿觸發，即當cp從低電平到高電平時，d0d7的數據通過芯片，為0時將數據鎖存， d0d7的數據不變。6.4 74ls48芯片介紹 74ls48被稱為集成顯示譯碼器，用來驅動各種顯示器件，從而將用二進制代碼表示的數字

25、、文字、符號翻譯成人們習慣的形式直觀地顯示出來的電路，稱為顯示譯碼器。1. 74ls48芯片引腳如圖6-4所示圖6-4 74ls48引腳圖2. 74ls48的功能1）：測試燈輸入端。=0（低電平有效）且=1時，ag輸出均為1，顯示器七段應全亮，否則說明顯示器件有故障。正常譯碼顯示時，應處于高電平。即=1。2）/：雙重功能端。此端可做輸入信號端又可以做輸出信號端。作為輸入端時是熄燈信號輸入端，利用端可按照需要控制數碼管顯示或不顯示。當=0時（低電平有效）。無論dcba狀態如何，ag均為0，數碼管不顯示。當該端作為輸出端時是滅零輸出端，當=0，且dcba=0000時，=0。3）：滅零輸入端。該端的作用是將數碼管顯示是數字0熄滅。當=0（低電平有效）、=1且dcb