江 西 理 工 大 學 南 昌 校 區 畢 業 設 計（論文） 題 目：數字電子時鐘的設計 系 ： 專 業： 班 級： 學 生： 學 號： 指導教師： 職稱： 摘 要 數字鐘實際上是一個對標準頻率（ 1Hz）進行計數的計數電路 。 振蕩器產生的時鐘信號經過分頻器形成秒脈沖信號，秒脈沖信號輸入計數器進行計數，并把累計結果以“時”、“分”、“秒”的數字顯示出來。秒計數器電路計滿 60 后觸發分計數器電路，分計數器 電路計滿 60 后觸發時計數器電路，當計滿 24 小時后又開始下一輪的循環計數。 一般由振蕩器、分頻器、計數器、譯碼器、數碼顯示器等幾部分組成。 振蕩電路：主要用來產生時間標準信號，因為時鐘的精度主要取決于時間標準信號的頻率及穩定度，所以采用石英晶體振蕩器。 分頻器：因為振蕩器產生的標準信號頻率很高，要是要得到“秒”信號，需一定級數的分頻器進行分頻。 計數器：有了“秒”信號，則可以根據 60 秒為 1 分， 24小時為 1 天的進制，分別設定“時”、“分”、“秒”的計數器，分別為 60進制， 60 進制 ,24 進制計數器，并輸出一分，一小 時，一天的進位信號。 譯碼顯示：將“時”“分”“秒”顯示出來。將計數器輸入狀態，輸入到譯碼器，產生驅動數碼顯示器信號，呈現出對應的進位數字字型。 由于計數的起始時間不可能與標準時間（如北京時間）一致，故需要在電路上加一個校時電路 可以對分和時進行校時。另外，計時過程要具有報時功能，當時間到達整點前 10 秒開始，蜂鳴器 1 秒響 1秒停地響 5次。 為了使數字鐘使用方便，在設計上使用了一個變壓器和一個整流橋來實現數字鐘電能的輸入，使得可以方便地直接插入 220V 的交流電就可以正常地使用了。 關鍵詞 ： 數字鐘 ； 振 蕩 ； 計數 ； 校正 ； 報時 ABSTRACT A digital clock is actually a standard frequency (1Hz) to count count circuit. Produced by the clock signal oscillator is forming second pulse separate frequency signal, second pulse signal input counter, and the total count the, to division and second digital display. Seconds after counter circuit plan trigger points with 60 counter circuit, points counter circuit plan trigger after full 60 when, when the program counter circuit after 24 hours and start the next round of cycle count. Generally by oscillator, points, counters, the frequency of an decoder, digital display to wait for a few parts. Oscillating circuit: mainly used to produce the time standards of accuracy signal, because the clock mainly depends on the signal frequency and time standards, so stability using quartz crystal oscillator. Editor: because oscillator separate frequency produce standard signal frequency is very high, if only to get the second signal, need certain series can separate frequency separate frequency. Counter: there were seconds signal, can according to 60 seconds for 1 minute, 24 hours a day for 1 day into the system, set up separately , points, seconds counter, respectively is 60 disables, 60 disables, 24 disables the counters and output a points, an hour, a day of binary signals. Decode display: points seconds displayed. Will counter input states, input to decoder, produce drive digital display signal, presents the corresponding carry digit fonts. Because the start time of counting impossible and standard time (such as Beijing time), so it needs to agree on a school in the electrical circuit can add when to points and in school. In addition, timer process will have to strike the function, when time before the hour, 10 seconds began buzzer 1 second ring 1 second stop the 5 times. In order to make a digital clock use convenient, go up in the design USES a transformer and a rectifier bridge to achieve a digital clock power input, make easily plugged directly into 220V alternating currents can normally use. Keywords: a digital clock； Oscillation； Counting； Correction； chime 目 錄 第一章 數字電子鐘的組成和工作原理 . 1 1 1 數字鐘的構成 . 1 1 2 原理分析 . 1 1 3 數字點鐘的基本邏輯功能框圖 . 1 第二章 數字鐘的電路設計 . 2 2 1 電源電路的設計 . 2 2 2 秒信號發生器的設計 . 2 第三章 時間計數電路的設計 . 4 3 1“分”、“秒”六十進制計數器 . 4 3 2 二十四進制計 數器 . 5 3.3譯碼顯示電路 . 6 第四章 正點報時電路的設計 . 7 4 1 校時電路的設計 . 7 第五章 數字電子鐘的計數校正電路 . 8 第六章 電路的裝配與調試過程 . 9 6 1 電路焊接 . 9 6 2 調試過程 . 9 總結 參考文獻 江西理工大學 2011 屆本 科畢業設計（論文） 1 第一章 數字電子鐘的組成和工作原理 1 1 數字鐘的構成 數字鐘 一般由振蕩器、分頻器、計數器、譯碼器、顯示器、較時電路、報時電路等部分組成，這些都是數字電路中應用最廣的基本電路 1 2 原理分析 數字鐘實際上是一個對標準頻率（ 1Hz）進行計數的計數電路 。 振蕩器 產生的時鐘信號經過分頻器形成秒脈沖信號，秒脈沖信號輸入計數器進行計數，并把累計結果以“時”、“分”、“秒”的數字顯示出來。秒計數器電路計滿 60 后觸發分計數器電路，分計數器電路計滿 60 后觸發時計數器電路，當計滿 24 小時后又開始下一輪的循環計數。 由于計數的起始時間不可能與標準時間（如北京時間）一致，故需要在電路上加一個校時電路 可以對分和時進行校時 。另外， 計時過程要具有報時功能，當時間到達整點前 10 秒 開始，蜂鳴器 1 秒響 1 秒停地響 5 次。 1 3 數字點鐘的基本邏輯功能框圖 江西理工大學 2011 屆本 科畢業設計（論文） 2 圖 1-1： 功能框圖 第二章 數字鐘的電路設計 下面將介紹設計電路具體方案。其中包括電源電路的設計、秒信號發生器的設計、時間計數電路的設計、譯碼驅動顯示電路的設計、正點報時電路的設計、校時電路的設計幾個部分。 2 1 電源電路的設計 用一個變壓器把 220V 的家用交流電壓變為 9V 的小電壓。利用二極管單向導通的原理，用四個二極管構成一個橋堆，對交流電進行半波整形，再經過一個電容對其整形，變成供這個近似直流的電壓，但由于還有許多文波，再用一個 W7805穩壓管變成 5V 的穩定直流電壓，供這 個電路的使用。 如圖 2。 圖 2-1 電源電路 2 2 秒信號發生器的設計 通過查找資料，得到了兩個不同的秒信號發生器的設計方案。 電容 C1 放電時間為： t1=R2*C1*ln2,充電時間為： t2=(R1+R2)*CI*ln2,則其振蕩頻率為 f=1/(t1+t2)。選擇適當的 R1、 R2、 C1 值可使 f 1HZ。 采用頻率 fs 32768Hz 的石英晶體。 江西理工大學 2011 屆本 科畢業設計（論文） 3 D1、 D2 是反相器， D1 用于振蕩， D2 用于緩沖整形。 Rf 為反饋電阻（ 10-100M），反饋 電阻的作用是為 CMOS 反相器提供偏置，使其工作在放大狀態。 C1 是頻率微調電容，改變 C1 可對振蕩器頻率作微量調整， C1 一般取 5-35pF。 C2 是溫度特性校正用的電容，一般取 20-405pF，電容 C1、 C2 與晶體共同構成型網絡，完成對振蕩器頻率的控制，并提供必要的 1800相移 。 最后輸出 fs=32768Hz 采用 555 多諧振蕩器 ： 優點： 555 內部的比較器靈敏度較高，而且采用差分電路形式，它的振蕩頻率受電源電壓和溫度變化的影響很小。 缺點：要精確輸出 1Hz 脈沖，對電容和電阻的數值精度要求很高，所以輸出脈沖既不夠 準確也不夠穩定。 優點：由石英晶體的阻抗頻率響應可知，它的選頻特非常好，有一個極為穩定的串聯諧振頻率 fs，且等效品質因數 Q 很高。只有頻率為 fs的信號最容易通過，且其他頻率的信號均會被晶體所衰減。 振蕩器是數字鐘的核心，振蕩器的穩定度及頻率的精確度決定了數字鐘計時的準確程度。 為了達到設計要求，獲取更高的計時精度，選用晶體振蕩器構成振蕩器電路。一般來說，振蕩器的頻率越高，計時精度越高。 江西理工大學 2011 屆本 科畢業設計（論文） 4 第三章 時間計數電路的設計 秒信號經秒計數器、分計數器、時計數器之后，分別得到 “ 秒 ” 個位、十位、“ 分 ” 個位、十位以及 “ 時 ” 個位、十位的計時輸出信號，然后送至譯碼顯示電路，以便實現用數字顯示時、分、秒的要求。 “ 秒 ” 和 “ 分 ” 計數器應為六十進制，而 “ 時 ” 計數器應為二十四進制。采用 10 進制計數器 74LS90 來實現時間計數單元的計數功能，其為雙 2-5-10 異步計數器，并且每一計數器均有異步清零端（高電平有效）。 3 1“分”、“秒”六十進制計數器 選用兩塊 74SL290 采用異步清零的方法完成 60進制。以“秒” 計數為例：計秒時，將秒個位計數單元的 QA與 B（下降沿有效）相連，將 74SL290 連接成 10進制計數器 ， A（下降沿有效）與 Z 秒輸入信號相連， QD 可作為向上的進位信號與十位計數單元的 A 相連。秒十位計數單元為 進制計數器，需要進制轉換。將 進制計數器轉換為 （ 0110）進制計數器，當十位計數器計到 QD QC QB QA 為 0110 時，同時對秒的個位和十位進行清 0，另外 QC 可作為向上的進位信號與分個位的計數單元的 A 相連。其具體連接圖如圖 9 A 相連。其具體連接圖如圖 ：江西理工大學 2011 屆本 科畢業設計（論文） 5 9 圖 3-1 六十進制計數器 3 2 二十四進制計數器 同樣可以 選用兩塊 74SL290 采用異步清零的方法完成 24 進制計數 如圖 10 江西理工大學 2011 屆本 科畢業設計（論文） 6 圖 10 二十四進制計數器 3.3 譯碼顯示電路 譯碼顯示電路是將計數器輸出的 8421 BCD 碼譯成數碼管顯示所需要的高低電平，我們采用陰極七段數碼管，引腳如 圖 11。 其則譯碼電路就應選接與它配套的共陰極七段數碼驅動器。譯碼顯示電路可采用 CD4511BC-7 段譯碼驅動器，其芯片引腳如圖 12。譯碼器 A、 B、 C、 D 與十進制計數器的四個輸出端相連接， a、 b、 c、 d、 e、 f、 g 即為驅動七段數碼顯示器的信號。根據 A、 B、 C、 D所得的計數信號， 數碼管顯示的相對應的字型。 江西理工大學 2011 屆本 科畢業設計（論文） 7 第四章 正點報時 電路的設計 要求當時間到達整點前 10 秒開始，蜂鳴器 1 秒響 1秒停地響 5 次。即當時間達到 xx時 59 分 50秒時蜂鳴器開始響第一次，并持續一秒鐘，然后停鳴一秒，這樣響五次。在 59 分 50 秒到 59 分 59 秒之間，只有秒的個位計數，分的十位QD QC QB QA 輸出 0101,個位 QD QC QB QA 輸出 1001，秒的十位 QD QC QB QA 輸出 0101 均不變，而秒的個位 QA 計數過程中輸出在 0和 1 之間轉。所以可以利用與非門的相與功能，把分十位的 QC 、 QA ,分個位的 QD、 QA，秒十位的 QC、 QA 和秒個位的 QA 相“ 與非”作為控制信號控制與非門的開斷，從而控制蜂鳴器的響和停。 如 圖 14。 圖 4-1 整點報時電路 4 1 校時電路的設計 時鐘出現誤差時，需校準。校對時間總是在標準時間到來之前進行，分四個步驟：首先把小時計數器置到所需的數字；然后再將分計數器置到所需數字；在此同時或之后，將秒計數器在零時停計數，處于等待啟動；當選定的標準時刻到達的瞬間，按起動按鈕，電路則從所預置時間開始計數。由此可知，校時電路應具有預置小時，預置分、等待啟動、計時四個階段，因此，我們設計的校時電路，方便 、可靠地實現這四個階段所要求的功能。 江西理工大學 2011 屆本 科畢業設計（論文） 8 第五章 數字電子鐘的計數校正電路 圖 5-1 數字電子鐘的計數校正電路 江西理工大學 2011 屆本 科畢業設計（論文） 9 第六章 電路的裝配與調試過程 6 1 電路焊接 焊接時要主要布線和焊點的合理分布，盡量做到美觀。實際焊接過程中，要保證焊筆不要碰到已經焊好的線，否則焊好的線很容易脫落 。 每焊接完一部分電路，就立即進行調試，測試無誤后方可進心下一階段的焊接。 插拔集成芯片時用力要均勻，避免芯片管腳在插拔中變彎、折斷 6 2 調試過程 實際調試中出現了不少問題，如顯示不正常，秒計時中滿六十后不進位等等。仔細檢測后發現主要 是電路的 一些接線有錯以及輸出脈沖不行。 下面是我們的 通電源逐級調試，逐級排除故障錯誤的調試 調試過程： 1.用萬用表測量電壓源是否穩定輸出 5V電壓。 2.用萬用表在 CD4060 的 3 腳測輸出電壓，如果讀數有規律地跳動，且周期為近似為 0.5s，則正常。同樣，用萬用表測分頻電路的輸出信號為 1s，則正常。 3.檢查各級計數器的工作情況。將“秒”信號直接接入計數器的 CPA 端，檢查“秒”計數器和“秒”譯碼驅動器和顯示器的工作是否正常，計數器是否為六十進制、是否能正常進位。以同樣的方法檢查“分”“時”計數器是否計數正常。 4.校時電路經分析可以工作但電路工作時校時電路的功能始終不能滿足校時要求。 5.整機不能進行工作，但將那塊顯示電路板接數字電子實驗箱的 5V 電源和脈沖發現電路能記數并可以進位，制作的電源和脈沖能正常工作，實驗不成功。 江西理工大學 2011 屆本 科畢業設計（論文） 10 總 結 加強了團隊合作精神 ， 磨練了我們的意志力。我們各人之間好好的配合， 分工合作， 設計過程 沒有 一團亂麻。更為可貴的是，我們彼此鼓勵，同舟共濟地處理每個問題。這種團隊精神將是我們美好的回憶。我們花了很多心血來做這個課程設計， 由于這兩個星期又要考試所以很緊的時間，后面出錯的時候經常檢查電路到凌 晨 2 點多， 但凡事不是一帆風順的，我們遇到了許多困難。有些困難甚至看進來難于解決，確實也是打擊了我們的信心。但我們毫不氣餒，認真地檢查電路，檢查焊接的好壞 ，用堅強的意志解決問題，只可惜的是還是沒做出來。 加強我們對電子器件的了解。一直以來，我們都對 電子器件都很感興趣 ，對電子應用感到好奇。這次我們親自制作一個電子器件，雖然原理并不太復雜，但我們在這一個過程，了解電子應用的奇妙之處。 提高了我們使用電腦對電路進行仿 真的能力。 我們又要學會新的軟件 EWB來畫電路圖，并用它進行仿真。這又讓我們的知識增多了。 做到理論 聯系實際。剛剛學過了數電這門課程，還沒完全弄懂某些元器件的原理和用途，而此次課程設計恰恰提供了一個好機會，讓我們從實踐中 加深了對所學知識的理解。 以前 我們 在電路實習中學習了 焊 接 電路板， 但只是學了很短的時間， 此次設計給我們上 再多一次機會 ，提高了我們的動手能力，焊 接技術 也 有了很大提高。 通過撰寫說明書，掌握了畢業論文的寫作規范， 我們以后 撰寫 畢業設計 論文打下了堅定的基礎。 總的來說這次課程設計一切都安排得很合理，唯獨時間跟考試的排期沖突，以至考試跟課程設計兩頭都很難兼顧。希望以后課程設計的時間安排得更恰當。 江西理工大學 2011 屆本 科畢業設計（論文） 11 參 考 文 獻 1 康華光 .2006 年 . 電子技術基礎 數字參部分（第五版） . 北京：高等教育出版社 . 2 韓力 吳海霞 等 .Electronics Workbench 應用教程 M.北京 :電