《數字電子技術基礎》（第六版）教學課件

清華大學

電子學教學組

聯系地址：清華大學

自動化系郵政編碼：100084電子信箱：wang_hong@第五章

半導體存儲電路5.1概述存儲電路的基本功能：存儲各種數據和信息寄存器1.存儲一組數據的電路2.結構為一組具有公共時鐘信號輸入端的觸發器存儲器1.存儲大量數據的電路2.基本結構由存儲矩陣和讀/寫控制電路組成5.2SR鎖存器一、電路結構與工作原理0000001110011011010001101100①1110①①二、動作特點在任何時刻，輸入都能直接改變輸出的狀態。例：5.3觸發器5.3.1電平觸發的觸發器一、電路結構與工作原理0XX000XX1110000100111100111011101001011011101*11111*二、動作特點在CLK=1的全部時間里，S和R的變化都將引起輸出狀態的變化。D觸發器0XX000XX1110000100111100111011101001011011101*11111*5.3.2邊沿觸發的觸發器為了提高可靠性，增強抗干擾能力，希望觸發器的次態僅取決于CLK的下降沿（或上升沿）到來時的輸入信號狀態，與在此前、后輸入的狀態沒有關系。用CMOS傳輸門的邊沿觸發器維持阻塞觸發器用門電路tpd的邊沿觸發器 ···一、電路結構和工作原理1、用兩個電平觸發D觸發器組成的邊沿觸發器利用CMOS傳輸門的邊沿觸發器XXX0X01X15.3.3脈沖觸發的觸發器一、電路結構與工作原理提高可靠性，要求每個CLK周期輸出狀態只能改變1次XXXX0000001110011011010001101101*1111*JKQ’主從SRQQQ’CLKJ主從SRKQQ’QQ’CLK(5)列出真值表XXXX00000011100110110100011011011110XXXX0000001110011011010001101101*1111*主從SRJKQQ’QQ’CLK二、脈沖觸發方式的動作特點主從SRJKQQ’QQ’CLK5.3.4觸發器的邏輯功能一、

觸發器按邏輯功能的分類

時鐘控制的觸發器中

由于輸入方式不同（單端，雙端輸入）、次態（

）隨輸入變化的規則不同SR觸發器1.定義，凡在時鐘信號作用下，具有如下功能的觸發器稱為SR觸發器0000001110011011010001101101*1111*JK觸發器1.定義00000011100110110100011011011110T觸發器1.定義：凡在時鐘信號作用下，具有如下功能的觸發器000010101110D觸發器1.定義：凡在時鐘信號作用下，具有如下功能的觸發器000010101111。。。。邏輯功能：是

與輸入及

在CLK作用后穩態之間的關系

（RS,JK,D,T）

電路結構形式：具有不同的動作特點（轉換狀態的動態過程）（同步，主從，邊沿）一、建立時間二、保持時間三、傳輸延遲時間四、最高時鐘頻率5.3.5觸發器的動態特性5.4寄存器寄存器①用于寄存一組二值代碼，N位寄存器由N個觸發器組成，可存放一組N位二值代碼。②只要求其中每個觸發器可置1，置0。例1：例：用維-阻觸發器結構的74HC1755.5存儲器能存儲大量二值信息的器件一、一般結構形式輸入/出電路I/O輸入/出控制！單元數龐大！輸入/輸出引腳數目有限二、分類1、從存/取功能分：①只讀存儲器(Read-Only-Memory）②隨機讀/寫（Random-Access-Memory）2、從工藝分：①雙極型②MOS型5.5.1靜態隨機存儲器（SRAM）一、結構與工作原理二、SRAM的存儲單元六管N溝道增強型MOS管5.5.2*動態隨機存儲器（DRAM）

動態存儲單元是利用MOS管柵極電容可以存儲電荷的原理5.5.3只讀存儲器ROM一、結構和工作原理二、舉例地

址數

據A1A0D3D2D1D0000101011011100100111110A0~An-1W0W(2n-1)D0Dm兩個概念：存儲矩陣的每個交叉點是一個“存儲單元”，存儲單元中有器件存入“1”，無器件存入“0”存儲器的容量：“字數x位數”二、ROM的分類1.掩模ROM：出廠時已經固定，不能更改，適合大量生產簡單，便宜，非易失性2可編程ROM（PROM）總體結構與掩模ROM一樣，但存儲單元不同總體結構與掩模ROM一樣，但存儲單元不同寫入時，要使用編程器3.用電信號擦除的可編程只讀存儲器——閃存（FlashMemory）為提高集成度，省去T2（選通管）改用疊柵MOS管（類似SIMOS管）5.5.4存儲器容量的擴展一、位擴展方式適用于每片RAM,ROM字數夠用而位數不夠時接法：將各片的地址線、讀寫線、片選線并聯即可例：用八片1024x1位→1024x8位的RAM二、字擴展方式適用于每片RAM,ROM位數夠用而字數不夠時1024x8RAM例：用四片256x8位→1024x8位RAM0001110110111011011111100001110110111011011111105.5.5用存儲器實現組合邏輯函數一、基本原理從ROM的數據表可見：

若以地址線為輸入變量，則數據線即為一組關于地址變量的邏輯函數地

址數

據A1A0D3D2D1D000