SR

te

比

<

a

LU

00

U

第3章目錄

口1.簡介口9.異常

□2.ARM7TDMI□10.復位

口3.ARM7TDMI的模塊和口11.存儲器及存儲器映射

內部框圖I/O

口4.體系結構直接支持的

數據類型

口5.處理器狀態

口6.處理器模式

口7.內部寄存器

口8.程序狀態寄存器

R第3章目錄

口1.簡介口9.異常

□2.ARM7TDMI□10.復位

口3.ARM7TDMI的模塊和口11.存儲器及存儲器映射

內部框圖I/O

口4.體系結構直接支持的

數據類型

口5.處理器狀態

口6.處理器模式

口7.內部寄存器

口8.程序狀態寄存器

3.1ARM簡介

■ARM公司簡介

ARM是AdvancedRISC

Machines的縮寫，它是一彖微處

理器行業的知名企業，該企業設

計了大量高性能、廉價、耗能低

的RFC（精簡指令集）處理器。

ARM公司的特點是只

設計溫片，而不生產。它將技術

授權給世界上許多著名的半導體、

軟件和OEM廠商，并提供服務。

3.1ARM簡介

■ARM公司簡介

ARM

將技術授權給

其它忠片廠商

居PHILIPSSAMSUNG■■<

形成各具特色

的ARM恙片

3.1ARM簡介

■微處理器是整個系統的核心，通常由3大部分

組成：控制單元、算術邏輯單元和寄存器。

3.1ARM簡介

■ARM處理器的應用

■當前主要應用于消我類長子領域；

■到目前為止，基于ARM技術的微處理器應用約占據

了32佳嵌L八式微處理器75%以上的市場份額

■全球80%的GSM/3G手機、99%的CDMA手機以及

絕大多數PDA產品均采用ARM體系的提人式處理器,

-“掌上計算”相關的所有領域皆為其所主宰。

■ARM技術正在逐步滲入到我們生活的各個方面。

3.1ARM簡介

■各ARM體系結構版本

ARM體系結構從最初開發到現在有了很大的

次選，并仍在完善和發展。為了請楚的表達每個

ARM應用實例所使用的指令集，ARM公司定義了6

種主要的ARM指令集體系結構版本，以版本號

VI?V6表示。

3.1ARM簡介

■各ARM體系結構版本——VI

該版本的ARM體系結構，只有26佳的尋址空

間，沒有商業化，其特點為：

■基本的數據處理指令（不包括乘法）；

■字節、字和半字加載/存儲指令；

■具有分支指令，包括在子程序調用中使用的分

文和鏈接指令；

■在操作系統調用中使用的軟件中新指令。

3.1ARM簡介

■各ARM體系結構版本——V2

同樣為26位尋址空間，現在已經廢棄不再使用,

它相對VI版本有以下改進：

■具有乘法和乘加指令；

■支持協處理器；

■快速中新模式中的兩個以上的分組寄存器；

■具有原子性加載/存儲指令SWP和SWPB。

“3.1ARM簡介

1---------

■各ARM體系結構版本——V3

尋址范囹廣展到32枚（百南已廢棄），具有獨立

的程序：

■具有乘法和乘加指令；

■支持協處理器；

■快速中新模式中具有的兩個以上的分組寄存器；

■具有原子性加載/存儲指令SWP和SWPB。

3.1ARM簡介

■各ARM體系結構版本——V4

不在為了與以前的版本兼袞而支持26枚體系結構,

并明確了哪些指令會引起未定義指令異常發生，它相

對V3版本作了以下的改進：

■率字加我/存儲指令；

■字節和半字的加載和符號廣展指令；

■具有可以轉換到Thumb狀態的指令CBXJ；

■增加了用戶模式寄存器的新的特權處理器模式。

3.1ARM簡介

■各ARM體系結構版本——V5

在V4版本的基礎上，對現在指令的定義進行

了必要的修正，對V4版本的體系結構進行了廣展

并并增加了指令，具體如下：

■改進了ARM/Thumb狀忠之間的切換效率；

■E-增強型DSP指令集，包括全部算法操作和16

核乘法操作；

■j—支持新的JAVA,提供字節代碼執行的硬件

和優化軟件加速功能。

*3.1ARM簡介

-ARM處理器核簡介

ARM公司開發了很多條列的ARM處理器核，

目前最新的系列已經是ARM11了，而ARM6核以及

更早的系列已經很罕見了。目前應用比較廣泛的條

列是：

ARM7ARM9ARM9EARM10ARM11

SecurCore

Cortex

Xscale

3.1ARM簡介

預取譯碼執行

ARM7(Fetch)(Decode)(Execute)

預取譯碼執行訪存寫入

ARM9(Fetch)(Decode)(Execute)(Memory)(Write)

預取發送譯碼執行訪存寫入

ARM10(Fetch)(Issue)(Decode)(Execute)(Memory)(Write)

預取預取發送譯碼轉換執行訪存寫入

ARM11(Fetch)(Fetch)(Issue)(Decode)(Snny)(Execute)(Memory)(Write)

3.1ARM簡介

項目ARM7ARM9ARM10ARM11

流水線3568

典型頻率(MHz)80150260335

功耗(mW/MHz)0.060.19(+cache)0.50.4

(+cache)(+cache)

性能0.971.11.31.2

MIPS**/MHz

架構馮?諾伊曼哈佛哈佛哈佛

3.1ARM簡介

ARM系列微處理器核特點

ARM7ARM7TDMI：整數處理核?馮?諾伊曼體系結構；

ARM7TDMI處理器的可綜合?ARMTDMI是目前應用最廣的微處理器核

版本；?ARM720T帶有MMU和8KB的指令數據混合

ARM720T：帶MMU的處理器核cache；

心，支持操作系統；?ARM7EJ-執行ARMv5TEJ指令，5級流水線，

ARM7EJ-S：帶看DSP和Jazelle提供Java加速指令，沒有存儲器保護。

TM技術，能夠實現Java加速功

能

ARM9ARM920T：帶有獨立的16KB數?基于ARM9TDMI,帶16位的Thumb指令集，

據和指令Cache；增強代碼密度最多到35%；

ARM922T：帶有獨立的8位KB?在工藝下最高性能可達到300MIPS

數據和指令Cache；（Dhrystone2.1測試標準）；

ARM940T-包括更小數據和指令?集成了數據和指令Chche；

Cache和一個MPU?32位AMBA總線接口的MMU支持；

?可在0.18|im、0.15|im和0.13fim工藝的硅芯

片上實現。

3.1ARM簡介

ARM9EARM926EJ-S：Jazelle技術，有?ARM9E是針對微控制器、DSP和Java的單處理

MMU,可配置的數據和指令器解決方案；

Cache,TCM接口；?ARMJazelle技術提供8倍的Java加速性能

ARM946E-S：可配置的數據和指（ARM926EJ-S）；

令Cache及TCM;?5-級整數流水線；

ARM966E-S：針對要求高性能和?在0.13pm工藝下最高性能可達至300MlPS

低功耗的可預測的指令執行時間的（Dhrystone2.1測試標準）；

硬實時應用設計?可選擇的向量浮點單元VFP9協處理器指令優

ARM968E-S：最小、功耗最小秀海浮點性能，對于3D圖形加速和實時控制可

的ARM9E系列處理器，針對嵌入達至I1215MFLOPSo

式實時應用設計；?高性能的AHB總線，帶MMU

?可在0.18pm,0.15pm,0.13國11工藝的硅芯片上實

現。

ARM10EARM1020E：帶DSP指令集，在片?帶分支預測的6級整數流水線；

調試功能，獨立的32KB數據和指?在0.13pm工藝下最高性能可達至!J430MIPS

令Cache,MMU支持；（Dhrystone2.1測試標準）；

ARM1022E：與ARM1020E相同，?對于3D圖形運算和實時控制采用VFP協處理器，

只是獨立的數據和指令Cache變為浮點運算性能最高可達650MFLOPS；

16KB；?雙64位AMBA總線接口和64位內部總路線接口；

ARM1026EJ-S：同時具有MPU和?優化的緩存結構提高了處理器訪問低速存儲器

MMU,可綜合版本；的性能；

?可在0.18pm,0.15gm,0.13國11工藝的硅芯片上實

現

3.1ARM簡介

ARM11ARMllMPCore：可綜合的多處?增強的Thumb、Jazelle>DSP擴展支持；

理器核，1至4個處理器可配置；?帶片上和系統安全TrustZone技術支持；

ARM1136J(FFS：可配置的數據?在工藝下最高可達至U550MHZ；

和指令Cache,可提供1.9位的?MPCore在0.13工藝下最高性能可達到

MPEG4編碼加速功能；740MIPS(Dhrystone2.1測試標準)；

ARM1156T2(F)-S：帶集成浮點?支持多媒體指令SIMD；

協處理器，帶內存保護單元?采用三種電源模式：全速/待命/休眠

MPU；?集成DMA的TCM

ARMU76JZ(F)-S：帶針對CPU?低功耗、高性能。

和系統安全架構擴展的

TrustZone技術。

SecurCoreSC100：第一個32位安全處理?SecurCore是專門為智能卡、安全IC提供的

器；、SC110：在SC100上增加32位安全處理器，為電子商務、銀行、網絡、

密鑰協處理器；移動多媒體、公共交通提供安全解決方案；

SC200：帶Jazelle技術的高級安?體積小、功耗低，代碼壓縮密度高；

全處理器；?為快速增長的Java卡平臺提供Java加速功能；

SC210：在SC200上增加密鑰協

處理器

3.1ARM簡介

CortexCortex-A：面向應用的微處理?2004年發布，提供增強的媒體和數字處

器，針對復雜操作系統和應用理能力，增加了系統性能；

程序設計；?支持ARM、Thumb、Thumb-2指令集；

Cortex-R；針對實時系統的嵌?Thumb-2指令集提供了更高的代碼存儲

入式處理器；密度，進一步降低成本；

Cortex-M：針對成本敏感應用

優化的深度嵌入式處理器；

Intel系列StrongARM：ARMv4體系?StrongARM主要應用于手持設備和PDA,

XScafe；ARMv5TE體系，增5級流水線，具有獨立的數據和指令Cache,

加MMX指令不支持Thumb指令集，目刖已停產；

?XScale是目前Intel公司主推的高性能嵌

入式處理器，分通用處理器、網絡處理器

和I/O處理器三類。其中通用處理器有

PXA25x、PXA26x、PXA27x三個系列，

被廣泛應用于智能手機、PDA領域。

第3章目錄

口1.簡介口9.異常

□2.ARM7TDMI□10.復位

口3.ARM7TDMI的模塊和口11.存儲器及存儲器映射

內部框圖I/O

口4.體系結構直接支持的

數據類型

口5.處理器狀態

口6.處理器模式

口7.內部寄存器

口8.程序狀態寄存器

3.2ARM7TDMI

■簡介

ARM7TDMI基于ARM體系結構V4板本，是日

前低端的ARM核。具有廣泛的應用，其最顯著的

應用為數學移動也話。

注意：“ARM核”并不是恙片，ARM核與其它部

件如RAM、ROM、片內外設組合在一起才能構成

現實的恙片。

3.2ARM7TDMI

■簡介

ARM7TDMI支持32優尋址范圍，并禰補了

ARM6不能在低于5V長源也壓下工作的不足。

ARM7TDMI的后綴意義為：

ARM7TDMI-SARM7TDMI的可綜合csynthesizableJ版

I____本（軟核），對應用工程師來說其編程模

型與ARM7TDMI一致；

支特Embeded-ICE觀察硬件；

支持64住乘法；

-------------支持片上調試；

------------------支持高密度16佳的Thumb指令集；

3.2ARM7TDMI

■簡介

ARM7TDMI處理器是ARM通用32枚微處理器

彖族的成員之一。它具有優異的性能，但功耗卻很

低,使用門的數量也很少。它屬于精簡指令集計算

機（RISC）,比復雜指令集計算機CCISCJ要簡單

得多。這樣的簡化實現了：

■高的指令吞吐量；

■出色的實時中斷響應；

■小的、高性價比的處理器宏單元。

3.2ARM7TDMI

■三級流水線

ARM7TDM1處理器使用流水線來增加處理器指

令流的速度。這樣可使幾個操作同時進行，并使處

理和存儲器系統連續操作，能提供0.9MlPS/MHz的

指令執行速＞^O

ARM7TDMI的流水線分3級，分別為：

取指少年外少執行

3.2ARM7TDMI

■存儲器訪問

ARM7TDMI處理器使用了馮?諾依曼（Von

Neumann；結構，指令和數據共用一條32佳總線。

只有裝載、存儲和交換指令可以對存儲器中的數據

進行訪問。

數據可以是字節（8住）、率字C6伉）或者

字（32住）o

第3章目錄

口1.簡介口9.異常

□2.ARM7TDMI口10.復位

□3.ARM7TDMI的模塊和口11.存儲器及存儲器映射

內部框圖I/O

口4.體系結構直接支持的

數據類型

口5.處理器狀態

口6.處理器模式

口7.內部寄存器

口8.程序狀態寄存器

3.3ARM7TDMI的模塊和內核框圖

CLK

CLEN

CFGBIGEND

nIRQ

nFIQ

nRESET

ABORT

LOCK

WRITE

SIZE[1:O]

PROT[1:0]

TRANS[1:0]

DBG輸出

ALUDBG輸入

總CP控制

線CP握手

ARM7TDMI模塊

3.3ARM7TDMI功能信號圖

MCLK.----------，?TCK.■、

相和xxWAIT---.TTttS

ECLK.?TOI-?

中斷xxIRQXX▲JL?

?xFTQ

ISVNC■TAPSXfBD]f心

rxRESETT?1aK”：UJ

BUSEM.XXA?O1U^

HIGHZ?TCK1?

rdHIOMZ

__________

BIOE^TO_SCREO[3O]?,

.才明為世片史11、

nE2m4?以介中力田紅制（11，

rtENOUT—.?ruM（4Un」l怒6卜理陽奇奧俁鈣人才

rJEMOUTI?.?TrB^rITr父砧￡陽些哭母將貝太公

ABEARM7TDMIA。］：。］

ATJT-I>O<JT[31:0].

APE■D[SA■:UJ?

OBE■DS<1>從JlIJ.

TBE一^JtxKREQ'仔1E合珠口

BUSOIS■SEQ

'EZCXPCLK.?xiRVJ?

xI>BGRQ

BREAKPT-BL[^.O]?

DBGACKLO*.

STRAWS）存儲器接口

EXTERTO?^JBOKT」管理

調試ESCTERITO5^D"A-4汨

、OBOE^T.V?KSVS—*

RXbTCT?UTOutOPc.?、

?LG*I44iAL-rmRQ

RXbTGEOUTl-xxCPI%協處理器

OBCxRQI*CPA接口

COMMRX?CPH.?

COMMTX.

、INSTRVWJLIO.

第3章目錄

口1.簡介口9.異常

□2.ARM7TDMI口10.復位

口3.ARM7TDMI的模塊和口11.存儲器及存儲器映射

內部框圖I/O

口4.體系結構直接支持的

數據類型

口5.處理器狀態

口6.處理器模式

口7.內部寄存器

口8.程序狀態寄存器

3.4體系結構直接支持的數據類型

-體系結構直接支持的數據類型

ARM處理器支持下列數據類型：

3.4體系結構直接支持的數據類型

-體系結構直接支持的數據類型

注意:

■V4版本之后的ARM結構都支持這3種結構（包括

V4根本），而以前的根本只支持字節和字；

3.4體系結構直接支持的數據類型

-體系結構直接支持的數據類型

注意:

■所有數據操作，例如ADD,都以字為單傳；

■裝載和保存指令可以對字節、率字和字進行操作，

當裝載字節或率字時自動實現零廣展或符號廣展；

■ARM指令的長度剛好是1個字（分配為占用4個字

節），Thumb指令的長度剛好是半字（占用2個字

節）O

第3章目錄

口1.簡介口9.異常

□2.ARM7TDMI□10.復位

口3.ARM7TDMI的模塊和口11.存儲器及存儲器映射

內部框圖I/O

口4.體系結構直接支持的

數據類型

口5.處理器狀態

口6.處理器模式

口7.內部寄存器

口8.程序狀態寄存器

3.5處理器狀態

-處理器狀態

ARM7TDMI處理器內核使用V4T板本的ARM結

構，該結構包含32傳ARM指令集和16佳Thumb指令

集。因此ARM7TDM1處理器有兩種操作狀太：

■ARM狀杰：32住，這種我忠下執行的是字方式

的ARM指令；

■Thumb狀態：16伉，這種狀忠下執行半字方式

的ARM指令。

注意：兩個狀忠之間的切換并不影響處理器模式或

寄存器內＜o

3.5處理器狀態

-處理器狀態

使用BX指令將ARM7TDMI內核的操作狀忠在

ARM枚志和Thumb狀態之間進行切換（詳見第4

程序如下所示。

跳轉地址標號

;從Arm狀態切換到Thj變￡氏態

地址最低位為

LDRRO,

1,表示切換

BXRO到Thumb狀態

;從Thumb狀態切換到ARM狀態

地址最低住為

LDRRO,=Lable—0,表示切換

BXR0到ARM狀態

第3章目錄

口1.簡介口9.異常

□2.ARM7TDMI□10.復位

口3.ARM7TDMI的模塊和口11.存儲器及存儲器映射

內部框圖I/O

口4.體系結構直接支持的

數據類型

口5.處理器狀態

口6.處理器模式

口7.內部寄存器

口8.程序狀態寄存器

山3.6處理器模式

-處理器7種模式

處理器模式說明備注

用戶(usr)正常程序執行模式不能直接切換到其它模式

運行操作系統的特權任與用戶模式類似，但具有可以

系統(sys)

務?［接切換到其它模式等特權

支持高速數據傳輸及通

快中斷FIQ異常響應時進入此模式

(fiq)道處理________________

中斷(irq)用于通用中斷處理IRQ異常響應時進入此模式

系統復位和軟件中斷響應時進

管理(svc)操作系統保護模式

入此模式___________________

用于支持虛擬內存和/或

中止(abt)在ARM7TDMI沒有大用處

存儲器保護

支持硬件協處理器的軟未定義指令異常響應時進入此

未定義(und)

件仿真模式

3.6處理器模式

-特權模式

處理器模式說明備注

用戶(usr)正常程序工作模式不能直接切換到其它模式

系統(syskr

除用戶模式外，其它模式均

快中斷(fiq)h為特權模式。ARM內部寄存器和

中斷(irq)|［一些片內外設在硬件設計上只允許

>r或者可選為只允許)特權模式下

管理(svc)(訪問。此外，特權模式可以自由的

中止(abt)1|切換處理器模式，而用戶模式不能

n直接切換到別的模式。

未定義(und?

3.6處理器模式

-異常模式

處理器模式說明備注

用戶（usr）正常程序工作模式不能直接切換到其它模式

系統（sys）

這五種模式稱為異常模式。■

快中斷（fiq）f它們除了可以通過程序切換選人外，

中斷（irq）也可以由特定的異常進入。當特定■

的異常出現時，處理器進入相應的

管理（svc）E

廣模式。每種異常模式都有一些獨立

中止(abt)I的寄存器，以避免異常退出時用戶

模式的狀態不可靠。

未定義（undl一

K__________________________

3.6處理器模式

-用戶和系統模式

處理器模式說明備注

用戶

片這兩種模式都不能由異常進入,

系統(sys)而且它們使用完全相同的寄存器組。

快中斷（fiq）系統模式是特權模式，不受用

戶模式的F艮制。操作系統在該模式

中斷（irq）

下訪問用戶模式的寄存器就比較方

管理（svc）便，而且操作系統的一些特權任務

可以使用這個模式訪問一些受控的

中止(abt)

濟源。

未定義（und）

件仿真模式

第3章目錄

口1.簡介口9.異常

□2.ARM7TDMI□10.復位

口3.ARM7TDMI的模塊和口11.存儲器及存儲器映射

內部框圖I/O

口4.體系結構直接支持的

數據類型

口5.處理器狀態

口6.處理器模式

口7.內部寄存器

口8.程序狀態寄存器

3.7內部寄存器

■簡介

在ARM7TDM1處理器內部有37個用戶可見的

寄存器。

在不同的工作模式和處理器狀忽下，程序員可

以訪問的寄存器也不盡相同。

ARM狀志各模式下的寄存器

寄存器寄存器在匯編各模式下實際訪問的寄存器

類別中的名稱用戶系統管理中止未定義中斷快中斷

RO(al)R0

Rl(a2)R1

R2(a3)R2

R3(a4)R3

R4(vl)R4

R5(v2)R5

寄

用

通R6(v3)R6

和

器

存R7(v4)R7

計

序

程

號

嫖

數R8(v5)R8R8_fiq*

R9(SB,v6)R9R9_fiq*

R10(SL,v7)R10R10_fiq*

Rll(FP,v8)R11Rll_fiq*

R12(IP)R12R12_fiq*

R13(SP)R13R13_svc*R13_abt*R13_und*R13_irq*R13_fiq*

R14(LR)R14R14_svc*R14_abt*R14_und*R14_irq*R14_fiq*

R15(PC)R15

狀態寄R16(CPSR)CPSR

存器SPSR無SPSRabtSPSRabtSPSRundSPSRJrqSPSRfiq

ARM狀志各模式下的寄存器

寄存器寄存器在匯編各模式下實際訪問的寄存器

類別中的名稱用戶系統管理中止未定義中斷快中斷

RO(al)R0

Rl(a2)R1

R2(a3)R2

R3(a4)R3

R4(vl)R4

R5(v2)R5

寄

用

通所有的37個寄存器，分R6

和

器

存R7

計

序

程成兩大類：

號

凝

數R8R8_fiq

■31個通用32住寄存器；R9R9_fiq

RIORIOfiq

■6個狀態寄存器。JRllRll_fiq

R12(IP)R12RI2fiq

R13(SP)R13R13_svcR13_abtR13_undR13_irqR13_fiq

R14(LR)R14R14_svcR14_abtR14_undR14_irqR14_fiq

R15(PC)R15

狀態寄CPSRCPSR

存器SPSR無SPSRabtSPSRabtSPSRundSPSRJrqSPSR_fiq

ARM狀志各模式下可以訪問的寄存器

寄存器