C8051F040開發系統板使用說明書第5頁指導教師：鄭友增學生：朱冬來第一章C8051F040開發系統板簡介1.1開發系統的組成CygnalC8051F040單片機開發系統主要由Cygnal片上系統單片機開發工具、C8051F040片上系統單片機和系統實驗板三部分組成，應用該系統可進行片上系統單片機較典型應用的實驗，請參見以下介紹。1.2CygnalC8051F單片機開發工具簡介1.2.1開發工具概述Cygnal的開發工具實質上就是計算機IDE調試環境軟件及計算機RS－232到C8051F單片機JTAG口的協議轉換器(EC2－N1)的組合。CygnalC8051F系列所有的單片機片內均設計有調試電路該調試電路通過邊界掃描方式獲取單片機片內信息，通過10線的JTAG接口與開發工具連接以便于進行對單片機在片編程調試。該開發系統板中的核心部分是CygnalC8051F040單片機。適配器(EC2－N1)一端與計算機相連，另一端與C8051F單片機的JTAG口相連，應用Cygnal提供的IDE調試環境就可以進行非侵入式、全速的在系統編程(ISP)和調試。Cygnal開發工具支持觀察和修改存儲器和寄存器支持斷點、觀察點、堆棧指示器、單步、運行和停止命令。調試時不需要額外的目標RAM、程序存儲器、定時器或通信通道，并且所有的模擬和數字外設都正常工作。1.2.2開發工具主要技術指標支持的目標系統：所有C8051Fxxx系列單片機；系統時鐘：最大可達25MHz；通過RS232接口與PC機連接；支持匯編語言和C51源代碼級調試；第三方工具支持KeilC。1.2.3IDE軟件運行環境要求PC機能夠運行開發工具軟件并能與串行適配器通信。對PC機有如下系統要求：Windows95/98/Me/NT/2000/XP操作系統；32MBRAM；40MB自由硬盤空間；空閑的COM口。1.2.4開發工具與PC機硬件連接硬件連接及軟件安裝：將JTAG扁平電纜與串行示配器EC2連接將JTAG扁平電纜的另一端與目標系統連接將RS232串行電纜的一端與EC2連接連接RS232串行電纜的另一端到PC給目標系統上電插入CD并運行SETUP.EXE將IDE軟件安裝到您的PC機在PC機的開始菜單的程序項中選擇CygnalIDE點擊Cygnal圖標運行IDE軟件。1.31、 模擬外設1）12位ADC；1LSBINL保證單調；可編程轉換速率最大100ksps；12個外部輸入可編程為單端輸入或差分輸入；可編程放大器增益1684210.5；數據相關窗口中斷發生器；內置溫度傳感器3。2）高壓差分放大器60V普通模式輸入范圍；偏置調節為–60V～+60V；16種增益設置從0.05至16。8位ADC可編程轉換速率，最大500ksps；8個外部輸入；可編程為單端輸入或差分輸入；可編程放大器增益：4、2、1、0.5。4）兩個12位DAC5）三個模擬比較器6）內部電壓基準7）精確的VDD監視器和降壓檢測器2、片內JTAG調試和邊界掃描片內JTAG調試電路提供全速非侵入式的在系統調試（無需仿真器）；支持斷點單步觀察點堆棧監視器程序跟蹤存儲器；支持觀察/修改存儲器和寄存器；性能優于使用ICE芯片、目標仿真頭和仿真插座的仿真系統；完全符合IEEE1149.1邊界掃描標準。3、高速8051微控制器內核流水線指令結構；70%指令的執行時間為1個或2個系統時鐘周期；在時鐘頻率為25MHz時，速度可達25MIPS；擴展的中斷系統。4、存儲器4352字節內部數據RAM（256+4k）；64k字節在系統可編程FLASH程序存儲器；外部64k字節數據存儲器接口。5、CAN總線2.0B32個信息目標；郵箱可根據需要僅中斷CPU。6、數字外設64個I/O口線；所有口線均耐5V電壓；可同時使用的硬件SMBus（I2C兼容）、SPI及兩個UART串口；可編程的16位計數器/定時器陣列（PCA），有6個捕捉/比較模塊；5個通用16位計數器/定時器專用的開門狗定時器；雙向復位。更詳細資料可參見CygnalC8051F04xdatasheet。開發系統板C8051F040開發系統板硬件邏輯結構如圖1，電路圖和PCB圖參見附錄3、4。圖1開發系統板硬件結構圖C8051F040開發系統板可按教學需要與C8051F040單片機組成目標系統；也可以外接電路通過一些線與系統板連接構成目標系統以滿足教學的需要。然后由C8051FC8051F040開發系統板使用注意事項由于CygnalC8051F單片機是3.3V低功耗、高速單片機，與大家過去應用傳統的5V供電低速單片機在應用中會有一些區別；這塊開發系統板在使用時注意如下幾個方面：2.1電源的處理由于這塊系統板是3.3V和5V的混合系統（既可產生3.3V電源，又可以產生5V電源），不過只有5V的電源引出到系統外面，用以滿足用戶的需要，這是為了給C8051F040單片機的最小系統單獨供電。如果用戶在外面擴展電路的功率要求比較高時，可以直接在板上外接5V電源，可以通過跳線（即通過J1選擇“EX”，J1的默認狀態是指向沒有任何標志的兩個針上）來解決。在這塊板，由于在市場上沒有找到想要的7805封裝形式，所以在用這塊板時，用戶如果用到RS-232串口、CAN/RS-485、DAC輸出以及LED顯示時必須外接5V電源，J1的初始狀態設置在“EX”上，請用戶不要改變。在電路板有兩個LED指示燈分別指示3.3V和5V（其中“紅燈”代表3.3V，“黃燈”代表5V）。注意：5V電源不要接錯，標有“＋”接穩壓電源的正極；用戶最好先接9V電源接口，然后再打開5V電源。雖然3.3V和5V已經隔離，但是為了保護C8051F040單片機才采用這種措施的。2.2單片機的最小系統部分C8051F040單片機的最小系統是工作在3.3V的電壓下，不允許工作電壓高于3.6V。在應用時，只要注意J1和J9兩個跳線的接法：J1是控制VREF分別VREFD、VREF0和VREF2相連（其中，VREF與VREFD連接代表的是進行D/A轉換、VREF與VREF0連接代表的是進行12位A/D轉換以及VREF與VREF2連接代表的是進行8位A/D轉換）；J9是控制引腳MONEN的狀態，其中與VDD相連時，允許內部VDD監測器工作，當VDD<2.7V時強制系統復位；與DGND相連時，則內部VDD監測器被禁止。2.3RS232接口部分這部分是工作在5V電壓的環境下，它包括RS232接口和帶驅動能力（拉電流為－15mA，灌電流為24mA）的四個口線輸出，并帶4個LED顯示（都是綠色的）。在應用時特別要注意跳線J7和J8的作用，并且J7、J8都是通過選通三態門的使能端來控制的；其中，J7是控制RS232串行通訊的，它是由口線P0.0、P0.1、P7.0和P7.1來進行通訊的；J8是控制帶驅動能力的四個口線輸出（P7.4～P7.7），并帶4個LED顯示（D5,D6,D7,D8相應由P7.7，P7.6，P7.5，P7.4來控制）。P7.4～P7.7置低電平時LED亮。注意：在進行RS232通訊時，一定要接上J7，不用時，別忘了拔出跳線J7；要LED顯示（或P7.4～P7.7輸出）時，不要忘了接J8，否則LED不顯示。2.4CAN/RS485部分這部分也是工作在5V電壓的環境下，它包括RS485和CAN兩部分。在進行CAN和RS485通訊時，要分別連接跳線J16、J17、J18、J19、J20和J24至相應的地方。J20是連接P7.2與其它芯片管腳的，當在做CAN通訊時的作用是控制TJA1040收發器的引腳8，即是用于控制收發器的工作模式，這個引腳在TJA1040上的助記符是STB，是指待機模式；在系統復位時，該管腳是高電平，即處在待機模式；當進行CAN通訊時，必須要在程序中設置P7.2為低電平使TJA1040處在喚醒狀態，方可進行CAN通訊。在進行RS485通訊（是由P0.4和P0.5實現通訊的）時，其主要是控制75176上的發送和接收控制端（DE和）的，在系統復位時，口線處于高電平，經過一個反相器之后，即有效，485總線輸出處于接收的狀態。否則，當系統復位時，75176的DE端電位為“１”，那么485總線輸出將會處于發送狀態，即占用了通信總線，這樣其它的分機就無法與主機進行通信。這種情況尤其表現在某個分機出現異常情況下（死機），會使整個系統通信崩潰。在這其它的跳線就不一一介紹了。注意：在進行CAN/RS485通訊時，要保證跳線J16、J17、J18、J19、J20和J24都要接上，一個都不能少且一個都不能接錯。2.5其余的部分P7.3按鍵用的時候別忘了接上跳線J23，不用時別忘了拔掉，否則，當用到P7.3口時會給P7.3加上負載。還有，2×47插孔和8個口線（P0～7）帶5V電源和地（8×10），用于連接外部擴展電路（或外部電路板）時，注意輸入的電壓值；其中，端口I/O（P0～P7）、/RST和JTAG引腳都容許5V的輸入信號電壓，除了這些管腳之外，其他的管腳只能能受3.3V電壓。就2×47插孔的每個孔的定義如表1所示：表12×47插孔的每個孔的定義名稱孔的類型說明AV5+5V模擬電壓源AGND模擬地DAC0模擬輸出數模轉換器0的電壓輸出（并帶跟隨器）DAC1模擬輸出數模轉換器1的電壓輸出（并帶跟隨器）AIN0.0～3模擬輸入ADC0輸入通道0～3（并帶跟隨器）HVCAP模擬I/O高壓差分放大電容HVREF模擬輸入高壓差分放大參考HVAIN+模擬輸入高壓差分放大器正信號輸入HVAIN-模擬輸入高壓差分放大器負信號輸入VREF模擬I/O帶隙電壓基準輸出（所有器件）；DAC電壓基準輸入（只限于F041/3）VREFD模擬輸入DAC的電壓基準輸入VREF0模擬輸入ADC0的電壓基準輸入VREF2模擬輸入ADC2的電壓基準輸入CANRX數字輸入CAN接收輸入CANTX數字輸出CAN發送輸出P4.0～4數字I/OP4.0～4：詳見端口輸入/輸出部分P4.5數字I/O外部存取器地址總線ALE選通（復用方式）P4.5：詳見端口輸入/輸出部分P4.6數字I/O外部存取器地址總線/RD選通P4.6：詳見端口輸入/輸出部分P4.7數字I/O外部存取器地址總線/WR選通P4.7：詳見端口輸入/輸出部分P5.0～7數字I/O外部存取器地址總線位8～15（非復用方式）P5.0～7：詳見端口輸入/輸出部分P6.0～7數字I/O外部存取器地址總線位8～15（復用方式）外部存取器地址總線位0～7（非復用方式）P6.0～7：詳見端口輸入/輸出部分P7.0～3數字I/O外部存取器地址/數據總線位0～7（復用方式）外部存取器數據總線位0～7（非復用方式）P7.0～4：詳見端口輸入/輸出部分P0.0～4數字I/OP0.0～4：詳見端口輸入/輸出部分P0.5數字I/O外部存取器地址總線ALE選通（復用方式）P0.5：詳見端口輸入/輸出部分P0.6數字I/O外部存取器地址總線/RD選通P0.6：詳見端口輸入/輸出部分P0.7數字I/O外部存取器地址總線/WR選通P0.7：詳見端口輸入/輸出部分P3.0～7數字I/O外部存取器地址/數據總線位0～7（復用方式）外部存取器數據總線位0～7（非復用方式）P3.0～7：詳見端口輸入/輸出部分P2.0～7數字I/O外部存取器地址總線位8～15（復用方式）外部存取器地址總線位0～7（非復用方式）P2.0～7：詳見端口輸入/輸出部分P1.0～7模擬輸入數字I/OADC2輸入通道0～7（詳見ADC2說明）外部存取器地址總線位8～15（非復用方式）P1.0～7：詳見端口輸入/輸出部分P7.4*～7*數字輸出帶驅動能力（拉電流為－15mA，灌電流為24mA）的口線輸出VDD55V數字電壓源DGND數字地＋5V5V經過光隔隔離后的電壓源GND隔離后的地XTAL1模擬輸入晶體輸入。該引腳為晶體或陶瓷諧振器的內部振蕩器電路的反饋輸入。為了得到精確的內部時鐘，可以在XTAL1和XTAL2之間接上一個晶體或陶瓷諧振器。如果被一個外部CMOS時鐘驅動，則該引腳提供系統時鐘。RST數字I/O器件復位。內部VDD監測器的漏極開路輸出，當VDD<2.7V且MONEN為高時被驅動為低電平。外部源可以通過該引腳置為低電平啟動一次系統復位。CLK、IN1數字輸入與非門的兩個輸入端OUT2數字輸出與非門的輸出端IN2、IN3數字輸入或非門的兩個輸入端OUT2數字輸出或非門的輸出端注：C8051F040的管腳定義更詳細的部分請參見CygnalC8051F04xdatasheet。第三章CygnalC8051F040單片機實驗3.13.1.1優先權交叉開關譯碼器優先權交叉開關譯碼器，或稱為“交叉開關”，按優先權順序將端口0～3的引腳分配給器件上的數字外設（UART、SMBus、PCA、定時器等）。端口引腳的分配順序是從P0.0開始。為數字外設分配端口引腳的優先權順序列于表2中。表2優先權交叉開關譯碼表3.1.2交叉開關引腳分配當交叉開關配置寄存器XBR0、XBR1和XBR2中外設的對應允許位被設置為邏輯“1”時，交叉開關將端口引腳分配給外設，相關的特殊功能寄存器的定義見CygnalC8051F04xdatasheet。給I/O口分配數據外設的方法有兩種：第一按照“優先權交叉開關譯碼表”并參考相關特殊功能寄存器的值來定義（參考下面的例子）。另一種方法是用配置向導，在CygnalIDE中，選擇Tools->CygnalConfigurationWizard，進入配置向導界面進行I/O交叉開關引腳分配示例在本例中，將配置交叉開關，為UART0、SMBus、UART1、/INT0和/INT1分配端口引腳（共8個引腳）。另外，將外部存儲器接口配置為復用方式并使用低端口。接著，將P1.2、P1.3和P1.4配置為模擬輸入以便用ADC2測量加在這些引腳上的電壓。配置步驟如下：1.按UART0EN=1、SMB0EN=1、INT0E=1、INT1E=1和EMIFLE=1設置XBR0、XBR1和XBR2，則有XBR0=0x05，XBR1=0x14，XBR2=0x02。2．將外部存儲器接口配置為復用方式并使用低端口，有：PRTSEL=0EMD2=0。3.將作為模擬輸入的端口1引腳配置為模擬輸入方式：設置P1MDIN為0xE3（P1.4、P1.3和P1.2為模擬輸入，所以它們的對應P1MDIN被設置為邏輯0）。4．設置XBARE=1以允許交叉開關：XBR2=0x42。UART0有最高優先權，所以P0.0被分配給TX0，P0.1被分配給RX0。SMBus的優先權次之，所以P0.2被分配給SDA，P0.3被分配給SCL。接下來是UART1，所以P0.4被分配給TX1。由于外部存儲器接口選在低端口（EMIFLE=1），所以交叉開關跳過P0.6(/RD)和P0.7(/WR)。又因為外部存儲器接口被配置為復用方式，所以交叉開關也跳過P0.5(ALE)。下一個未被跳過的引腳P1.0被分配給RX1。接下來是/INT0，被分配到引腳P1.1。將P1MDIN設置為0xE3，使P1.2、P1.3和P1.4被配置為模擬輸入，導致交叉開關跳過這些引腳。下面優先權高的是/INT1，所以下一個未跳過的引腳P1.5被分配給/INT1。在執行對片外操作的MOVX指令期間外部存儲器接口將驅動端口2和端口3。5.將UART0的TX引腳(TX0,P0.0)、UART1的TX引腳（TX1，P0.4）、ALE、/RD、/WR（P0.[7:3]）的輸出設置為推挽方式，通過設置P0MDOUT=0xF1來實現。6．通過設置P2MDOUT=0xFF和P3MDOUT=0xFF將EMIF端口（P2、P3）的輸出方式配置為推挽方式。7.通過設置P1MDOUT=0x00（配置輸出為漏極開路）和P1=0xFF（邏輯“1”選擇高阻態）禁止33.2在C8051F020單片機上的初級軟件實驗(匯編語言)3.2.1無符號數、十進制加法實驗1、實驗目的掌握匯編語言設計和調試方法，熟悉在CYGNALIDE環境下，觀察內部RAM的方法。2、實驗內容編寫并調試一個雙字節無符號十進制數加法程序，其功能為將被加數寫入30H、31H單元，加數寫入41H、40H單元，運行程序結果寫入42H、41H、40H單元中，則加法程序功能為：(31H)(30H)+(41H)(42H)=(42H)(41H)(40H)。3、實驗參考程序：DATA0EQU12HDATA1EQU34HDATA2EQU56HDATA3EQU78HORG0000HAJMP0100HORG0100HMOV30H,#DATA0MOV31H,#DATA1;被加數送31H,30HMOV40H,#DATA2MOV41H,#DATA3;加數送41H,40HMOVA,30HADDA,40H;(30H)+(40H)ADAAMOV40H,A;保存結果MOVA,31HADDCA,41H;(31H)+(41H)+CYADAAMOV41H,A;保存結果MOV42H,#0MOVA,#0ADDCA,42HMOV42H,A;進位42HLOOP0:AJMPLOOP0END4、調試方法按前面介紹的方法建立一個新的項目文件，將參考程序加到這個項目文件中，編譯連接后，將程序下載到C8051F040中。打開RAM觀察窗口，運行程序。運行程序時，可單步執行或在送數指令后加斷點觀察RAM存儲單元的變化，觀察加法結果是否正確。3.2.2數據傳送實驗1、實驗目的掌握對C8051F040內部RAM及外部RAM的數據操作，掌握C8051F040片內的外擴RAM的操作方法。2、實驗內容本例程將內部RAM70H~7FH的16個數據送到外部RAM7000H~700FH。3實驗參考程序：ORG0000HAJMPMAINORG0100HMAIN:MOVR7,#16MOVR1,#70H;內部RAM地址70H送R1MOVDPTR,#7000H;DPTR指向XRAM地址7000HLOOP:MOVA,@R1;內部RAM內容送累加器AMOVX@DPTR,A;將累加器A的值送到XRAMINCDPTRINCR1DJNZR7,LOOP;判斷數據是否送完HERE:AJMPHEREEND4、調試方法（1）可單步執行可設斷點執行程序。（2）打開RAM及EXTERRANLMEMORY窗口，觀察相對應的數據區的數據是否一致。3.2.3數據排序實驗1、實驗目的熟悉MCS-51指令系統，并掌握排序程序的設計方法。2、實驗內容本例程是采用交換排序法將內部RAM中的50~59H單元中的10個單字節無符號二進制數按從小到大的次序排列，并將這一列排序后的數據從小到大依次存貯到外部RAM1000H開始處。3、參考程序ORG0000HAJMPMAINORG0100HMAIN:MOVR0,#50HMOV@R0,#5FHINCR0MOV@R0,#56HINCR0MOV@R0,#5AHINCR0MOV@R0,#5EHINCR0MOV@R0,#51HINCR0MOV@R0,#5BHINCR0MOV@R0,#53HINCR0MOV@R0,#58HINCR0MOV@R0,#57HINCR0MOV@R0,#55H;將10個隨機數送入內部RAM的50H~59H單元NOP;可在此處設置斷點ACALLQUE;調用排序子程序OUT:MOVR0,#50HMOVDPTR,#1000HMOVR7,#10OUT1:MOVA,@R0MOVX@DPTR,AINCR0INCDPTRDJNZR7,OUT1HERE:AJMPHEREQUE:CLR00H;清交換標志MOVR1,#50HMOVR6,#09HI3:MOVA,R6MOVR7,AMOVA,R1MOVR0,AMOVA,@R0I2:INCR0MOVR2,ASUBBA,@R0MOVA,R2JCI1SETB00HXCHA,@R0I1:DJNZR7,I2NOP;可在此處設置斷點觀察每次排序結果JNB00H,STOPMOV@R1,AINCR1DJNZR6,I3STOP:RETEND4、調試方法（1）可在程序中的指令NOP處設置斷點，在第一個斷點處可觀察50~59H單元內容是否為10個任意排列原始數據。（2）在第二個斷點處可觀察每次排序的結果。（3）可單步執行程序觀察排序過程。3.3RS232串行口實驗（C語言）1、實驗目的掌握C8051F040單片機的串行通信的工作原理，并用串行口與P