計(jì)算機(jī)組成原理朱華貴2017年12月22日計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理復(fù)習(xí)朱華貴2017年12月22日計(jì)算機(jī)組成原理第4章數(shù)值的機(jī)器運(yùn)算1、掌握定點(diǎn)補(bǔ)碼加法和減法運(yùn)算方法2、補(bǔ)碼移位運(yùn)算和常見的舍入操作方法3、掌握定點(diǎn)原碼、補(bǔ)碼乘法運(yùn)算方法4、掌握定點(diǎn)原碼、補(bǔ)碼加減交替除法運(yùn)算方法5、運(yùn)算器的基本結(jié)構(gòu)1.全加器全加器（FA）是最基本的加法單元，它有三個(gè)輸入量：操作數(shù)Ai和Bi、低位傳來(lái)的進(jìn)位Ci-1；兩個(gè)輸出量：本位和Si、向高位的進(jìn)位Ci。

圖4-1全加器的邏輯框圖

全加器真值表AiBiCi-1SiCi0000111100110011010101010110100100010111根據(jù)真值表，可得到全加器的邏輯表達(dá)式為：

Si=Ai⊕Bi⊕Ci-1Ci=AiBi+(Ai⊕Bi)Ci-1圖4-3串行進(jìn)位的并行加法器其中：C1=G1+P1C0C2=G2+P2C1

┇

Cn=Gn+PnCn-1

串行進(jìn)位的并行加法器

串行進(jìn)位的并行加法器的總延遲時(shí)間與字長(zhǎng)成正比，字長(zhǎng)越長(zhǎng)，總延遲時(shí)間就越長(zhǎng)。并行進(jìn)位方式

并行進(jìn)位又叫先行進(jìn)位、同時(shí)進(jìn)位，其特點(diǎn)是各級(jí)進(jìn)位信號(hào)同時(shí)形成。

C1=G1+PC0C2=G2+P2C1=G2+P2G1+P2P1C0C3=G3+P3C2=G3+P3G2+P3P2G1+P3P2P1C0

C4=G4+P4C3=G4+P4G3+P4P3G2+P4P3P2G1

+P4P3P2P1C0

┇并行加法器的快速進(jìn)位這種進(jìn)位方式是快速的，若不考慮Gi、Pi的形成時(shí)間，從C0→Cn的最長(zhǎng)延遲時(shí)間僅為2ty，而與字長(zhǎng)無(wú)關(guān)。但是隨著加法器位數(shù)的增加，Ci的邏輯表達(dá)式會(huì)變得越來(lái)越長(zhǎng)，輸入變量會(huì)越來(lái)越多，這會(huì)使電路結(jié)構(gòu)變得很復(fù)雜，所以完全采用并行進(jìn)位是不現(xiàn)實(shí)的。

⑴參加運(yùn)算的兩個(gè)操作數(shù)均用補(bǔ)碼表示；⑵符號(hào)位作為數(shù)的一部分參加運(yùn)算；⑶若做加法，則兩數(shù)直接相加;若做減法，則將被減數(shù)與減數(shù)的機(jī)器負(fù)數(shù)相加；⑷運(yùn)算結(jié)果仍用補(bǔ)碼表示。補(bǔ)碼加減運(yùn)算規(guī)則例1：A=0.1011，B=-0.1110，求A+B

∵[A]補(bǔ)=0.1011[B]補(bǔ)=1.00100.1011[A]補(bǔ)+1.0010[B]補(bǔ)1.1101[A+B]補(bǔ)

∴[A+B]補(bǔ)=1.1101

A+B=-0.0011例2：A=0.1011，B=-0.0010，求A-B

∵[A]補(bǔ)=0.1011[B]補(bǔ)=1.1110[-B]補(bǔ)=0.00100.1011[A]補(bǔ)+0.0010[-B]補(bǔ)0.1101[A-B]補(bǔ)

∴[A-B]補(bǔ)=0.1101

A-B=0.1101補(bǔ)碼減法示例2.溢出檢測(cè)方法設(shè)：被操作數(shù)為：[X]補(bǔ)=Xs,X1X2…Xn

操作數(shù)為：[Y]補(bǔ)=Ys,Y1Y2…Yn

其和（差）為：[S]補(bǔ)=Ss,S1S2…Sn

⑴采用一個(gè)符號(hào)位采用一個(gè)符號(hào)位檢測(cè)溢出時(shí)，當(dāng)Xs=Ys=0，Ss=1時(shí)，產(chǎn)生正溢；當(dāng)Xs=Ys=1，Ss=0時(shí)，產(chǎn)生負(fù)溢。

溢出判斷條件為

溢出=Ss+XsYs2.溢出檢測(cè)方法（續(xù)）⑵采用進(jìn)位位判斷兩數(shù)運(yùn)算時(shí)，產(chǎn)生的進(jìn)位為Cs,C1C2…Cn，其中：Cs為符號(hào)位產(chǎn)生的進(jìn)位，C1為最高數(shù)值位產(chǎn)生的進(jìn)位。

兩正數(shù)相加，當(dāng)最高有效位產(chǎn)生進(jìn)位（C1=1）而符號(hào)位不產(chǎn)生進(jìn)位（Cs=0）時(shí)，發(fā)生正溢；兩負(fù)數(shù)相加，當(dāng)最高有效位不產(chǎn)生進(jìn)位（C1=0）而符號(hào)位產(chǎn)生進(jìn)位（Cs=1）時(shí)，發(fā)生負(fù)溢。故溢出條件為

溢出=C1+Cs=Cs⊕C1

2.溢出檢測(cè)方法（續(xù)）⑶采用變形補(bǔ)碼（雙符號(hào)位補(bǔ)碼）在雙符號(hào)位的情況下，把左邊的符號(hào)位Ss1叫做真符，兩個(gè)符號(hào)位都作為數(shù)的一部分參加運(yùn)算。這種編碼又稱為變形補(bǔ)碼。

雙符號(hào)位的含義如下：

Ss1Ss2=00結(jié)果為正數(shù)，無(wú)溢出

Ss1Ss2=01結(jié)果正溢

Ss1Ss2=10結(jié)果負(fù)溢

Ss1Ss2=11結(jié)果為負(fù)數(shù)，無(wú)溢出

當(dāng)兩位符號(hào)位的值不一致時(shí)，表明產(chǎn)生溢出，溢出條件為:

溢出=Ss1⊕Ss21.原碼一位乘法算法原碼一位乘法的規(guī)則：⑴參加運(yùn)算的操作數(shù)取其絕對(duì)值；⑵令乘數(shù)的最低位為判斷位，若為“1”，加被乘數(shù)，若為“0”，不加被乘數(shù)（加0）；

⑶累加后的部分積以及乘數(shù)右移一位；

⑷重復(fù)n次⑵和⑶；

⑸符號(hào)位單獨(dú)處理，同號(hào)為正，異號(hào)為負(fù)。

2.補(bǔ)碼一位乘法（比較法——Booth乘法）Booth乘法規(guī)則：⑴參加運(yùn)算的數(shù)用補(bǔ)碼表示；⑵符號(hào)位參加運(yùn)算；⑶乘數(shù)最低位后面增加一位附加位Yn+1，其初值為0；⑷由于每求一次部分積要右移一位，所以乘數(shù)的最低兩位Yn、Yn+1的值決定了每次應(yīng)執(zhí)行的操作；⑸移位按補(bǔ)碼右移規(guī)則進(jìn)行；⑹共需做n+1次累加，n次移位，第n+1次不移位。Booth乘法運(yùn)算操作判斷位YnYn+1

操作00原部分積右移一位01原部分積加[X]補(bǔ)后右移一位10原部分積加[-X]補(bǔ)后右移一位11原部分積右移一位3、補(bǔ)碼兩位乘法操作Yn-1YnYn+1000+0，右移2位001+[X]補(bǔ)，右移2位010+[X]補(bǔ)，右移2位011+2[X]補(bǔ)，右移2位100+2[-X]補(bǔ)，右移2位101+[-X]補(bǔ)，右移2位110+[-X]補(bǔ)，右移2位111+0，右移2位1、已知X和Y，試用它們的變形補(bǔ)碼計(jì)算出X＋Y，并指出結(jié)果是否溢出。（1）X=0.11011，Y=0.11111[X]補(bǔ)=0.11011，[Y]補(bǔ)=0.1111100.11011[X]補(bǔ)00.11111[Y]補(bǔ)01.11010[X+Y]補(bǔ)Ss1Ss2溢出=Ss1⊕Ss2=1，Ss1

=0，結(jié)果為正溢(2)X=0.11011，Y=-0.10101[X]補(bǔ)=0.11011，[Y]補(bǔ)=1.0101100.11011[X]補(bǔ)11.01011[Y]補(bǔ)00.00110[X+Y]補(bǔ)Ss1Ss2溢出=Ss1⊕Ss2=0，不溢出。X+Y=0.00110小結(jié)：補(bǔ)充符號(hào)位，并參與運(yùn)算，利用符號(hào)位進(jìn)行異或運(yùn)算判斷是否溢出，如溢出則看Ss1是0/1，為0對(duì)應(yīng)為正溢，為1對(duì)應(yīng)為負(fù)溢。2、已知：X=0.1011,Y=-0.0101。求[X/2]補(bǔ)[-X]補(bǔ)，[Y/4]補(bǔ)[-Y]補(bǔ)。X=0.1011，X/2=0.0101，[X/2]補(bǔ)=0.0101，-X=-0.1011，[-X]補(bǔ)=1.0101；Y=-0.0101，Y/4=-0.0010，[Y/4]補(bǔ)=1.1110，-Y=0.0101，[-Y]補(bǔ)=0.0101。3、用原碼乘法計(jì)算X*Y，X=0.11011，Y=-0.11111。|X|=0.11011，|Y|=0.1111100.0000011111+|X|00.1101100.1101111111右移一位

00.0110111111+|X|00.1101101.0100011111右移一位00.1010001111+|X|00.1101101.0111101111右移一位00.1011110111+|X|00.1101101.1001010111右移一位00.1100101011+|X|00.1101101.1010001011右移一位00.1101000101|X*Y|=0.1101000101X*Y=-0.11010001014、用補(bǔ)碼乘法計(jì)算X*Y，X=-0.11010，Y=-0.01110。|X|補(bǔ)=1.00110，|Y|補(bǔ)=1.10010，|-X|補(bǔ)=0.11010

00.000001.100100

00.000000110010

C5C6=00，原部分積右移一位+[-X]補(bǔ)00.11010

C5C6=10

，+[-X]補(bǔ)00.110100110010部分積右移一位00.011010011001

C5C6=01

，+[X]補(bǔ)+[X]補(bǔ)11.00110

11.100110011001部分積右移一位11.110011001100C5C6=00，原部分積右移一位11.111001100110C5C6=10

，+[-X]補(bǔ)+[-X]補(bǔ)00.1101000.101101100110部分積右移一位00.010110110011|X*Y|補(bǔ)=0.0101101100，X*Y=0.01011011005、證明在全加器里，進(jìn)位傳遞函數(shù)P=Ai+Bi=Ai⊕Bi。進(jìn)位表達(dá)式為：Ci=AiBi+(Ai⊕Bi)Ci-1其中：Gi=AiBi為進(jìn)位產(chǎn)生函數(shù)

Pi=Ai⊕Bi為進(jìn)位傳遞函數(shù)即要證明Ci=AiBi+(Ai⊕Bi)Ci-1=AiBi+(Ai+Bi)Ci-1用卡諾圖法證明：兩個(gè)卡諾圖相同，則兩個(gè)邏輯表達(dá)式就相等，則進(jìn)位傳遞函數(shù)的兩種形式相等。

BiCi-1Ai00100111BiCi-100011110Ai01

BiCi-1Ai00100111BiCi-100011110Ai01Ci=AiBi+(Ai⊕Bi)Ci-1Ci=AiBi+(Ai+Bi)Ci-16、用補(bǔ)碼加減交替法計(jì)算X÷Y。X=0.10101,Y=0.11011。

[X]補(bǔ)=0.10101，[Y]補(bǔ)=0.11011，[-Y]補(bǔ)=1.00101

00.101010.00000[X]補(bǔ)與[Y]補(bǔ)同號(hào)，

11.00101+[-Y]補(bǔ)11.110100.00000

[ri]補(bǔ)與[Y]補(bǔ)異號(hào)，商0

11.10100左移一位00.11011+[Y]補(bǔ)00.011110.00001

[ri]補(bǔ)與[Y]補(bǔ)同號(hào)，商1

00.11110左移一位11.00101+[-Y]補(bǔ)00.000110.00011

[ri]補(bǔ)與[Y]補(bǔ)同號(hào)，商1

00.00110左移一位11.00101+[-Y]補(bǔ)11.010110.00110[ri]補(bǔ)與[Y]補(bǔ)異號(hào)，商0

10.10110左移一位00.11011+[Y]補(bǔ)11.100010.01100[ri]補(bǔ)與[Y]補(bǔ)異號(hào)，商0

11.00010左移一位00.11011+[Y]補(bǔ)11.111010.11001

末位恒置1

[商]補(bǔ)=0.11001[余數(shù)]補(bǔ)=1.111012-5第5章存儲(chǔ)系統(tǒng)和結(jié)構(gòu)1、掌握存儲(chǔ)器的分類方法和存儲(chǔ)系統(tǒng)的層次2、掌握主存儲(chǔ)器的基本結(jié)構(gòu)、存儲(chǔ)單元和主存儲(chǔ)器的主要技術(shù)指標(biāo)3、掌握數(shù)據(jù)在主存中的存放方法4、掌握主存儲(chǔ)器容量的各種擴(kuò)展方法5、了解Cache存儲(chǔ)系統(tǒng)和虛擬存儲(chǔ)器的概念多級(jí)存儲(chǔ)層次圖5-1多級(jí)存儲(chǔ)層次Cache－主存存儲(chǔ)層次（Cache存儲(chǔ)系統(tǒng)）

Cache存儲(chǔ)系統(tǒng)是為解決主存速度不足而提出來(lái)的。從CPU看，速度接近Cache的速度，容量是主存的容量，每位價(jià)格接近于主存的價(jià)格。由于Cache存儲(chǔ)系統(tǒng)全部用硬件來(lái)調(diào)度，因此它對(duì)系統(tǒng)程序員和系統(tǒng)程序員都是透明的。圖5-2(a)

Cache存儲(chǔ)系統(tǒng)主存?輔存存儲(chǔ)層次（虛擬存儲(chǔ)系統(tǒng)）

虛擬存儲(chǔ)系統(tǒng)是為解決主存容量不足而提出來(lái)的。從CPU看，速度接近主存的速度，容量是虛擬的地址空間，每位價(jià)格是接近于輔存的價(jià)格。由于虛擬存儲(chǔ)系統(tǒng)需要通過操作系統(tǒng)來(lái)調(diào)度，因此對(duì)系統(tǒng)程序員是不透明的，但對(duì)應(yīng)用程序員是透明的。圖5-2(b)

虛擬存儲(chǔ)系統(tǒng)現(xiàn)代微機(jī)的存儲(chǔ)結(jié)構(gòu)CPU內(nèi)的寄存器L1數(shù)據(jù)CacheL1代碼CacheL2CacheL3Cache內(nèi)部存儲(chǔ)器（內(nèi)存）外部存儲(chǔ)器（外存）外存Cache主存通常由存儲(chǔ)體、地址譯碼驅(qū)動(dòng)電路、I/O和讀寫電路組成。

圖5-3主存的組成框圖主存儲(chǔ)器的基本結(jié)構(gòu)存儲(chǔ)字64位（8個(gè)字節(jié)）0181624329172533210183111941220513216142271523263427283635293730313938邊界對(duì)齊的數(shù)據(jù)存放方法

此方法規(guī)定，雙字地址的最末3個(gè)二進(jìn)制位必須為000，單字地址的最末兩位必須為00，半字地址的最末一位必須為0。它能夠保證無(wú)論訪問雙字、單字、半字或字節(jié)，都在一個(gè)存取周期內(nèi)完成，盡管存儲(chǔ)器資源仍然有浪費(fèi)。要組成一個(gè)主存，首先要考慮選片的問題，然后就是如何把芯片連接起來(lái)的問題。根據(jù)存儲(chǔ)器所要求的容量和選定的存儲(chǔ)芯片的容量，就可以計(jì)算出總的芯片數(shù)，即

總片數(shù)＝

將多片組合起來(lái)常采用位擴(kuò)展法、字?jǐn)U展法、字和位同時(shí)擴(kuò)展法。主存容量的擴(kuò)展1.位擴(kuò)展

位擴(kuò)展是指只在位數(shù)方向擴(kuò)展（加大字長(zhǎng)），而芯片的字?jǐn)?shù)和存儲(chǔ)器的字?jǐn)?shù)是一致的。如用64K×1的SRAM芯片組成64K×8的存儲(chǔ)器，所需芯片數(shù)為：=8片2.字?jǐn)U展字?jǐn)U展是指僅在字?jǐn)?shù)方向擴(kuò)展，而位數(shù)不變。字?jǐn)U展將芯片的地址線、數(shù)據(jù)線、讀寫線并聯(lián)，由片選信號(hào)來(lái)區(qū)分各個(gè)芯片。如用16K×8的SRAM組成64K×8的存儲(chǔ)器，所需芯片數(shù)為：=4片位擴(kuò)展連接舉例圖5-16位擴(kuò)展連接舉例字?jǐn)U展連接舉例圖5-17字?jǐn)U展連接舉例在同一時(shí)間內(nèi)4個(gè)芯片中只能有一個(gè)芯片被選中。A15A14=00，選中第一片，A15A14=01，選中第二片，……。4個(gè)芯片的地址分配如下：第一片最低地址0000

000000000000B 0000H

最高地址0011111111111111B 3FFFH第二片最低地址0100000000000000B 4000H

最高地址0111111111111111B 7FFFH第三片最低地址1000000000000000B 8000H

最高地址1011111111111111B BFFFH第四片最低地址1100000000000000B C000H

最高地址1111111111111111B FFFFH2.字?jǐn)U展（續(xù)）例：一個(gè)容量為１６K×３２位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是多少？當(dāng)選用下列不同規(guī)格的存儲(chǔ)芯片時(shí)，各需要多少片？１K×４位，２K×８位，４K×４位，1６K×１位，４K×８位，８K×８位。解：地址線１４根，數(shù)據(jù)線３２根，共４６根。若選用不同規(guī)格的存儲(chǔ)芯片，則需要：１K×４位芯片：16K*32/(1K*4)=１２８片；２K×８位芯片：16K*32/(2K*8)=３２片；４K×４位芯片：16K*32/(4K*4)=３２片；１６K×１位芯片：16K*32/(16K*1)=３２片；４K×８位芯片：16K*32/(4K*4)=

16片；８K×８位芯片：16K*32/(8K*8)=８片。

例：現(xiàn)有如下存儲(chǔ)芯片：２K×１的ROM、４K×１的RAM、８K×１的ROM。若用它們組成容量為１６KB的存儲(chǔ)器，前４KB為ROM，后１２KB為RAM，CPU的地址總線１６位。（１）各種存儲(chǔ)芯片分別用多少片？（２）正確選用譯碼器及門電路，并畫出相應(yīng)的邏輯結(jié)構(gòu)圖。（３）指出有無(wú)地址重疊現(xiàn)象。解：(１)需要用２K×1的ROM芯片：4K*8/(2K*1)=１６片；４K×１的RAM芯片：12K*32/(4K*1)=２４片；不能使用８K×１的ROM芯片，因?yàn)樗笥赗OM應(yīng)有的空間。（２）各存儲(chǔ)芯片的地址分配如下：A15A14A13A12A11A10~A0XX000X-X2KBROMXX001X-X2KBROMXX01X-X4KBRAMXX10X-X4KBRAMXX11X-X4KBRAM（３）有地址重疊現(xiàn)象第6章中央處理器1、CPU的功能和主要寄存器2、控制器的基本組成3、時(shí)序系統(tǒng)中指令周期、機(jī)器周期的概念4、指令執(zhí)行的基本過程5、掌握取指周期的微操作序列（公共操作）6、微程序控制的基本概念7、微指令編碼法特點(diǎn)8、微程序控制器的組成和工作過程9、微程序入口地址和后繼微地址的形成1、CPU的功能在程序運(yùn)行過程中，在計(jì)算機(jī)的各部件之間流動(dòng)的指令和數(shù)據(jù)形成了指令流和數(shù)據(jù)流。指令流：CPU執(zhí)行的指令序列數(shù)據(jù)流：根據(jù)指令要求依次存取數(shù)據(jù)的序列數(shù)據(jù)流是由指令流來(lái)驅(qū)動(dòng)的CPU的基本功能：對(duì)指令流和數(shù)據(jù)流在時(shí)間與空間上實(shí)施正確的控制。2、CPU中的主要寄存器1.通用寄存器用來(lái)存放原始數(shù)據(jù)和運(yùn)算結(jié)果（變址寄存器、程序計(jì)數(shù)器、地址指針）。累加寄存器（Acc）用來(lái)暫時(shí)存放ALU運(yùn)算的結(jié)果信息。2.專用寄存器⑴

程序計(jì)數(shù)器（PC）：存放正在執(zhí)行或接著要執(zhí)行的指令地址順序執(zhí)行：PC加“1”。非順序執(zhí)行：將轉(zhuǎn)移的目標(biāo)地址送往PC。⑵

指令寄存器（IR）：存放從存儲(chǔ)器中取出的指令。⑶

存儲(chǔ)器數(shù)據(jù)寄存器（MDR）：暫存讀出或存入主存的一條指令或數(shù)據(jù)字。⑷

存儲(chǔ)器地址寄存器（MAR）：保存當(dāng)前CPU所訪問的主存單元的地址。CPU對(duì)主存存取數(shù)據(jù)和指令時(shí)，都要使用MAR和MDR。⑸

狀態(tài)標(biāo)志寄存器（PSWR）程序狀態(tài)字（PSW）：記錄程序和機(jī)器運(yùn)行的狀態(tài)，參與控制程序執(zhí)行狀態(tài)標(biāo)志，如進(jìn)位標(biāo)志、溢出標(biāo)志等；控制標(biāo)志，如中斷允許標(biāo)志等。位數(shù)等于機(jī)器字長(zhǎng)。2.專用寄存器3、CPU的模型CPU由運(yùn)算器和控制器兩大部分組成。4、控制器的基本組成1.取指令PCPC微命令發(fā)生器微命令序列I/O狀態(tài)控制臺(tái)信息運(yùn)行狀態(tài)譯碼…...

PSW時(shí)序

IR地址形成來(lái)自M送MAR或ALU+1送MAR微操作信號(hào)發(fā)生器PC

IR

PSW節(jié)拍發(fā)生器☆控制器工作過程地址M指令I(lǐng)R、譯碼(θ、尋址方式)PC+1PC2.取數(shù)PC微命令發(fā)生器微命令序列I/O狀態(tài)控制臺(tái)信息運(yùn)行狀態(tài)譯碼…...

PSW時(shí)序

IR地址形成θD尋來(lái)自M送MAR或ALU+1送MAR微操作信號(hào)發(fā)生器PC

IR

PSW時(shí)序按尋址方式，或從寄存器取數(shù)，或從存儲(chǔ)器取數(shù)。3.執(zhí)行按操作碼對(duì)數(shù)據(jù)進(jìn)行運(yùn)算處理。1.取指令階段將現(xiàn)行指令從主存中取出并送至IR中去。①將程序計(jì)數(shù)器（PC）中的內(nèi)容送至MAR，并送地址總線。②由CU向存儲(chǔ)器發(fā)讀命令。③從主存中取出的指令通過數(shù)據(jù)總線送到MDR。④將MDR的內(nèi)容送至指令寄存器（IR）中。⑤PC+“1”5、指令運(yùn)行的基本過程取指周期的工作流程IR中的操作碼將被送入指令譯碼器ID，識(shí)別和區(qū)分出指令類型分析取數(shù)，以獲取操作數(shù)。由于各指令尋址方式不同，所以分析取數(shù)階段的操作是各不相同的。2.分析取數(shù)階段完成指令規(guī)定的各種操作，形成穩(wěn)定的運(yùn)算結(jié)果，并將其存儲(chǔ)起來(lái)。這段時(shí)間時(shí)間稱為執(zhí)行周期。★計(jì)算機(jī)的基本工作過程：取指令、取數(shù)、執(zhí)行指令，再取下一條指令……直至遇到停機(jī)指令或外來(lái)的干預(yù)。3.執(zhí)行階段⑴取指周期取指周期的微操作序列是公共的操作。①PCout和MARin有效，PC中內(nèi)容送至MAR；②通過控制總線向主存發(fā)讀命令Read；③存儲(chǔ)器通過數(shù)據(jù)總線將MAR所指單元的內(nèi)容（指令）送至MDR；④MDRout和IRin有效，將MDR的內(nèi)容送至IR。指令操作碼字段開始控制CU。⑤PC內(nèi)容加1。1.加法指令A(yù)DD@R0,R1（續(xù)）6、指令的微操作序列⑵取數(shù)周期取操作數(shù)：被加數(shù)在主存中，加數(shù)在R1中。①R0out和MARin有效，將被加數(shù)地址送至MAR②向主存發(fā)讀命令，記作Read；③存儲(chǔ)器通過數(shù)據(jù)總線將MAR所指單元的內(nèi)容送至MDR，同時(shí)MDRout和Yin有效；⑶執(zhí)行周期完成加法運(yùn)算，結(jié)果寫回主存。①R1out和ALUin有效，同時(shí)CU向ALU發(fā)“ADD”控制信號(hào)，R1的內(nèi)容和Y的內(nèi)容相加，結(jié)果送寄存器Z；②Zout和MDRin有效，將運(yùn)算結(jié)果送MDR。③向主存發(fā)寫命令。條件轉(zhuǎn)移指令，若上次運(yùn)算結(jié)果有進(jìn)位（C=1），就轉(zhuǎn)移；無(wú)進(jìn)位（C=0），就順序執(zhí)行。設(shè)A為位移量，轉(zhuǎn)移地址等于PC的內(nèi)容加位移量。相應(yīng)的微操作序列如下：⑴取指周期與上條指令的微操作序列完全相同。2.轉(zhuǎn)移指令JCA⑵執(zhí)行周期如果PSWR中的C位為1，則(PC)+A→PC：①PCout和Yin有效，(PC)→Y；②AdIRout和ALUin有效，同時(shí)CU向ALU發(fā)“ADD”信號(hào)，使Ad(IR)+Y→Z；③Zout和PCin有效，將運(yùn)算結(jié)果送寄存器PC。如果PSWR中的C位為0，則PC+“1”2.轉(zhuǎn)移指令JCA（續(xù)）1、在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過______來(lái)實(shí)現(xiàn)。

A.原碼運(yùn)算的二進(jìn)制減法器B.補(bǔ)碼運(yùn)算的二進(jìn)制減法器C.補(bǔ)碼運(yùn)算的十進(jìn)制加法器D.補(bǔ)碼運(yùn)算的二進(jìn)制加法器2、在定點(diǎn)運(yùn)算器中，無(wú)論采用雙符號(hào)位還是單符號(hào)位，必須有______，它一般用______來(lái)實(shí)現(xiàn)。

A.譯碼電路，與非門B.編碼電路，或非門C.溢出判斷電路，異或門D.移位電路，與或非門3、下列說(shuō)法中正確的是______。A.采用變形補(bǔ)碼進(jìn)行加減運(yùn)算可以避免溢出B.只有定點(diǎn)數(shù)運(yùn)算才有可能溢出，浮點(diǎn)數(shù)運(yùn)算不會(huì)產(chǎn)生溢出C.只有帶符號(hào)數(shù)的運(yùn)算才有可能產(chǎn)生溢出D.將兩個(gè)正數(shù)相加有可能產(chǎn)生溢出4、在定點(diǎn)數(shù)運(yùn)算中產(chǎn)生溢出的原因是______。

A.運(yùn)算過程中最高位產(chǎn)生了進(jìn)位或借位B.參加運(yùn)算的操作數(shù)超過了機(jī)器的表示范圍C.運(yùn)算的結(jié)果的操作數(shù)超過了機(jī)器的表示范圍D.寄存器的位數(shù)太少，不得不舍棄最低有效位5、下溢指的是______。A.運(yùn)算結(jié)果的絕對(duì)值小于機(jī)器所能表示的最小絕對(duì)值B.運(yùn)算的結(jié)果小于機(jī)器所能表示的最小負(fù)數(shù)C.運(yùn)算的結(jié)果小于機(jī)器所能表示的最小正數(shù)D.運(yùn)算結(jié)果的最低有效位產(chǎn)生的錯(cuò)誤DCDCA6、存儲(chǔ)單元是指________。

A.存放一個(gè)二進(jìn)制信息位的存儲(chǔ)元B.存放一個(gè)機(jī)器字的所有存儲(chǔ)元集合C.存放一個(gè)字節(jié)的所有存儲(chǔ)元集合D.存放兩個(gè)字節(jié)的所有存儲(chǔ)元集合7、和外存儲(chǔ)器相比，內(nèi)存儲(chǔ)器的特點(diǎn)是________。

A.容量大、速度快、成本低B.容量大、速度慢、成本高C.容量小、速度快、成本高D.容量小、速度快、成本低8、某計(jì)算機(jī)字長(zhǎng)16位，存儲(chǔ)器容量64KB，若按字編址，那么它的尋址范圍是______。A.64KB.32KC.64KBD.32KB9、某DRAM芯片，其存儲(chǔ)容量為512K×8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為_______。

A.8，512B.512，8C.18，8D.19，810、某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB，若按字編址，它的尋址范圍是________。

A.1MB.4MBC.4MD.1MBBCBCD11、主存儲(chǔ)器和CPU之間增加Cache的目的是________。A解決CPU和主存之間的速度匹配問題