電子科技大學《EDA技術》20春期末考試_第1頁
電子科技大學《EDA技術》20春期末考試_第2頁
電子科技大學《EDA技術》20春期末考試_第3頁
電子科技大學《EDA技術》20春期末考試_第4頁
電子科技大學《EDA技術》20春期末考試_第5頁
已閱讀5頁,還剩28頁未讀 繼續免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

A:小寫字母和數字B:大寫字母數字C:大或小寫字母和數字D:全部是數字正確答案:BA:BITB:STD_LOGICC:BOOLEAN正確答案:CA:a&b=0B:a&&b=1C:b&a=xD:b&&a=x正確答案:B(單選題)4:VHDL的字符是以()括起來的數字、字母和符號。A:單引號B:雙引號D:方括號正確答案:A(單選題)5:STD_LOGIG_1164中定義的A:XB:xD:Z正確答案:DA:用軟件方式設計硬件B:用硬件方式設計軟件C:設計過程中可仿真D:系統可現場編程正確答案:D(單選題)7:過程調用前需要將過程首和過程體裝入中。A:源程序B:結構體C:程序包D:設計實體正確答案:C(單選題)8:在VHDL的端口聲明語句中,用()聲明端口為雙向方向。B:OUTD:BUFFER正確答案:CA:信號D:變量正確答案:A(單選題)10:VHDL語言中變量定義的位置是。A:實體中任何位置B:實體中特定位置C:結構體中任何位置D:結構體中特定位置正確答案:D(單選題)11:進程中的信號賦值語句,其信號更新是。正確答案:C(單選題)12:VHDL語言共支持四種常用庫,其中庫是用戶的VB:WORKC:VITAL正確答案:B(單選題)13:使用QuartusⅡ工具軟件修改設計元件符號,應采用()方式。B:文本編輯C:符號編輯D:波形編輯正確答案:C(單選題)14:關于1987標準的VHDL語言,標識符的正確描述A:下劃線可以連用B:下劃線不能連用C:不能使用下劃線D:可以使用任何字符正確答案:B(單選題)15:在VHDL標識符命名規則中,以()開頭的標識符是正確的。A:字母B:數字C:字母或數字正確答案:A(單選題)16:提供用VHDL等硬件描述語言描述的功能塊,但不涉及實現該功能塊的A:軟核B:硬核D:都不是正確答案:A(單選題)17:時間尺度定義為timescale?10ns/100ps,選擇正確答案()。D:時間精度不確定正確答案:C(單選題)18:已知“a=1b1;b=3b001;”那么{a,bA:4b0011B:3b001C:4b1001正確答案:CA:專用電路B:集成電路C:專用集成電路D:特定集成電路正確答案:C(單選題)20:下面對利用原理圖輸入設計方法進行數字電路系統設計的描述中,那一種說法A:原理圖輸入設計方法直觀便捷,但不適合完成較大規模的電路系統設計;B:原理圖輸入設計方法一般是一種自底向上的設計方法;C:原理圖輸入設計方法無法對電路進行功能描述;D:原理圖輸入設計方法也可進行層次化設計。正確答案:C(單選題)21:MAX+PLUSII的設計文件不能直接保存在。A:工程目錄B:文件夾C:根目錄正確答案:C(單選題)22:在VHDL的IEEE標準庫中,預定義的標準邏輯位數據STD_LOGIC有()種邏輯值。A:2B:3D:9正確答案:D(單選題)23:在VHDL中,條件信號賦值語句WHEN_ELSE屬于()語句。A:并行和順序B:順序D:任意正確答案:C(單選題)24:執行MAX+PLUSII的命令,可以為設計電路建立一個元件符號。A:createdefaultsymbolB:simulatorC:compilerD:timinganalyzer正確答案:A(單選題)25:一般把EDA技術的發展分為()個階段。A:5B:4D:2正確答案:C(單選題)26:下面對利用原理圖輸入設計方法進行數字電路系統設計,哪一種說法是正確的A:原理圖輸入設計方法直觀便捷,很適合完成較大規模的電路系統設計B:原理圖輸入設計方法一般是一種自底向上的設計方法C:原理圖輸入設計方法無法對電路進行功能描述D:原理圖輸入設計方法不適合進行層次化設計正確答案:Be:/muxfile/mux21.tdf:TDFsyntaxerror?其錯誤原因是。A:錯將設計文件的后綴寫成.tdf而非.vhd。B:錯將設計文件存入了根目錄,并將其設定成工程。C:設計文件的文件名與實體名不一致。D:程序中缺少關鍵詞。正確答案:A(單選題)28:執行MAX+PLUSII的()命令,可以對設計的電路進行仿真。A:createdefaultsymbolB:compilerC:simulatorD:programmer正確答案:C(單選題)29:下列關于信號的說法不正確的是。A:信號相當于器件內部的一個數據暫存節點。B:信號的端口模式不必定義,它的數據既可以流進,也可以流出。C:在同一進程中,對一個信號多次賦值,其結果只有第一次賦值起作用。D:信號在整個結構體內的任何地方都能適用。正確答案:C正確答案:AA:電子設計自動化B:計算機輔助計算C:計算機輔助教學D:計算機輔助制造正確答案:AA:a1b1正確答案:DA:敏感的B:只能用小寫D:不敏感正確答案:DA:設備外部環境B:設置工作方法C:邏輯配置及外部連接D:邏輯配置正確答案:C(單選題)35:變量和信號的描述正確的是。A:變量賦值符號是:=B:信號賦值符號是:=C:變量賦值符號是<=D:二者沒有區別正確答案:A(單選題)36:現場可編程門陣列的英文簡稱是。A:FPGAB:PLAD:PLD正確答案:AA:HDL綜合器B:控制器C:適配器正確答案:BA:0B:1D:不確定正確答案:BA:2#1111_1110B:#8#276C:#0#170D:#6#E#E1正確答案:A(單選題)40:在VHDL中,加“+”和減“—”算術運算的操作數據是()數據類型。A:整型C:整形或實型D:任意類型正確答案:AB:VITAL庫D:WORK工作庫正確答案:DB:LOOP語句C:PROCESS語句D:CASE語句正確答案:CB:a_in_2D:asd_1正確答案:C(單選題)44:在EDA工具中,能將硬件描述語言轉換為硬件電路的重要工具軟件稱為。A:仿真器B:綜合器C:適配器正確答案:D(單選題)45:在以下四種語言中屬于硬件描述語言的是。A:DelphiB:VBC:VHDLD:VC正確答案:C(單選題)46:使用QuartusⅡ的圖形編輯方式輸入的電路原理圖文件必須通過()才能進行仿A:編輯B:編譯正確答案:B(單選題)47:以下工具中屬于FPGA/CPLD開發工具的專用綜合器的是。A:ModelSimB:LeonardoSpectrumC:ActiveHDLD:QuartusII正確答案:B(單選題)48:一個設計實體可以擁有一個或多個。A:實體B:結構體D:輸出正確答案:BA:整數B:以數制基數表示的D:物理量正確答案:D(單選題)50:2006年推出的Core2微處理器芯片的集成度達()萬只晶體管。正確答案:AA:小寫字母和數字B:大寫字母數字C:大或小寫字母和數字D:全部是數字正確答案:BA:BITB:STD_LOGICC:BOOLEAN正確答案:CA:a&b=0B:a&&b=1C:b&a=xD:b&&a=x正確答案:B(單選題)4:VHDL的字符是以()括起來的數字、字母和符號。A:單引號B:雙引號D:方括號正確答案:A(單選題)5:STD_LOGIG_1164中定義的A:XB:xD:Z正確答案:DA:用軟件方式設計硬件B:用硬件方式設計軟件C:設計過程中可仿真D:系統可現場編程正確答案:D(單選題)7:過程調用前需要將過程首和過程體裝入中。A:源程序B:結構體C:程序包D:設計實體正確答案:C(單選題)8:在VHDL的端口聲明語句中,用()聲明端口為雙向方向。B:OUTD:BUFFER正確答案:CA:信號D:變量正確答案:A(單選題)10:VHDL語言中變量定義的位置是。A:實體中任何位置B:實體中特定位置C:結構體中任何位置D:結構體中特定位置正確答案:D(單選題)11:進程中的信號賦值語句,其信號更新是。正確答案:C(單選題)12:VHDL語言共支持四種常用庫,其中庫是用戶的VB:WORKC:VITAL正確答案:B(單選題)13:使用QuartusⅡ工具軟件修改設計元件符號,應采用()方式。B:文本編輯C:符號編輯D:波形編輯正確答案:C(單選題)14:關于1987標準的VHDL語言,標識符的正確描述A:下劃線可以連用B:下劃線不能連用C:不能使用下劃線D:可以使用任何字符正確答案:B(單選題)15:在VHDL標識符命名規則中,以()開頭的標識符是正確的。A:字母B:數字C:字母或數字正確答案:A(單選題)16:提供用VHDL等硬件描述語言描述的功能塊,但不涉及實現該功能塊的A:軟核B:硬核D:都不是正確答案:A(單選題)17:時間尺度定義為timescale?10ns/100ps,選擇正確答案()。D:時間精度不確定正確答案:C(單選題)18:已知“a=1b1;b=3b001;”那么{a,bA:4b0011B:3b001C:4b1001正確答案:CA:專用電路B:集成電路C:專用集成電路D:特定集成電路正確答案:C(單選題)20:下面對利用原理圖輸入設計方法進行數字電路系統設計的描述中,那一種說法A:原理圖輸入設計方法直觀便捷,但不適合完成較大規模的電路系統設計;B:原理圖輸入設計方法一般是一種自底向上的設計方法;C:原理圖輸入設計方法無法對電路進行功能描述;D:原理圖輸入設計方法也可進行層次化設計。正確答案:C(單選題)21:MAX+PLUSII的設計文件不能直接保存在。A:工程目錄B:文件夾C:根目錄正確答案:C(單選題)22:在VHDL的IEEE標準庫中,預定義的標準邏輯位數據STD_LOGIC有()種邏輯值。A:2B:3D:9正確答案:D(單選題)23:在VHDL中,條件信號賦值語句WHEN_ELSE屬于()語句。A:并行和順序B:順序D:任意正確答案:C(單選題)24:執行MAX+PLUSII的命令,可以為設計電路建立一個元件符號。A:createdefaultsymbolB:simulatorC:compilerD:timinganalyzer正確答案:A(單選題)25:一般把EDA技術的發展分為()個階段。A:5B:4D:2正確答案:C(單選題)26:下面對利用原理圖輸入設計方法進行數字電路系統設計,哪一種說法是正確的A:原理圖輸入設計方法直觀便捷,很適合完成較大規模的電路系統設計B:原理圖輸入設計方法一般是一種自底向上的設計方法C:原理圖輸入設計方法無法對電路進行功能描述D:原理圖輸入設計方法不適合進行層次化設計正確答案:Be:/muxfile/mux21.tdf:TDFsyntaxerror?其錯誤原因是。A:錯將設計文件的后綴寫成.tdf而非.vhd。B:錯將設計文件存入了根目錄,并將其設定成工程。C:設計文件的文件名與實體名不一致。D:程序中缺少關鍵詞。正確答案:A(單選題)28:執行MAX+PLUSII的()命令,可以對設計的電路進行仿真。A:createdefaultsymbolB:compilerC:simulatorD:programmer正確答案:C(單選題)29:下列關于信號的說法不正確的是。A:信號相當于器件內部的一個數據暫存節點。B:信號的端口模式不必定義,它的數據既可以流進,也可以流出。C:在同一進程中,對一個信號多次賦值,其結果只有第一次賦值起作用。D:信號在整個結構體內的任何地方都能適用。正確答案:C正確答案:AA:電子設計自動化B:計算機輔助計算C:計算機輔助教學D:計算機輔助制造正確答案:AA:a1b1正確答案:DA:敏感的B:只能用小寫D:不敏感正確答案:DA:設備外部環境B:設置工作方法C:邏輯配置及外部連接D:邏輯配置正確答案:C(單選題)35:變量和信號的描述正確的是。A:變量賦值符號是:=B:信號賦值符號是:=C:變量賦值符號是<=D:二者沒有區別正確答案:A(單選題)36:現場可編程門陣列的英文簡稱是。A:FPGAB:PLAD:PLD正確答案:AA:HDL綜合器B:控制器C:適配器正確答案:BA:0B:1D:不確定正確答案:BA:2#1111_1110B:#8#276C:#

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論