直接頻率合成理論及其在msk數字調制中的應用

0fpga技術在民用通信系統中的應用最小頻位移極限控制（msk）具有連續性相位。輸出光譜緊湊，頻率滾動快，帶外抑制高，抗干擾性好。因此，它在軍事和民用通信領域得到了廣泛應用。目前,小型化、通用化和模塊化已成為通信產品的發展趨勢,采用FPGA以全數字化方法實現通信系統中的關鍵模塊是一種切實有效的方法。Altera公司推出的DSPBuilder工具將系統仿真和數字開發結合起來,大大提高了通信系統的開發效率。1dds相位動態特性1971年,美國學者J.Tiency和B.Gold提出了一種以全數字技術,從相位概念出發直接合成所需波形的頻率合成原理,這就是直接數字頻率合成技術。DDS基于查找表方法,將一個正弦波周期的N個均勻采樣點存儲在存儲器中,以均勻速率將這些采樣點輸送到DAC,即可得到一個頻譜純凈的單頻正弦波,如果每隔K個采樣點輸出一個數據,則會得到K倍頻的正弦波。但是,系統會存在一個上限頻率,這取決于N的選擇和系統的采樣頻率。設一個單頻正弦波為:s(t)=sin(2πf0t)(1)對其以采樣頻率fs進行采樣,得到:s(n)=sin(2πf0nTs)(2)同時定義正弦信號的相位增量為:Δφ=2πf0Τs=2πf0fsΔφ=2πf0Ts=2πf0fs(3)相位增量描述了相鄰兩個采樣點之間的相位變化,DDS技術通過控制這個增量的大小來改變輸出頻率。通常將一個周期的正弦波均勻分為N份,取N為2的M次整數冪。則每一份相位的大小是:δ=2π/N(4)這就是最小的相位增量,按此增量均勻輸出每個采樣點,就可以得到最低的合成頻率。如果每隔K個點輸出一個采樣值,則相位增量就是Kδ,合成的頻率為:f=Κδ2πΤs=ΚΝfsf=Kδ2πTs=KNfs(5)根據采樣定理,K的最高取值理論上應該小于等于N的一半。如果想輸出更高的合成頻率,只有增加一個周期內的采樣點數N,也就是增加采樣頻率。于是得到DDS的一般實現方法,如圖1所示。增量控制也叫頻率控制字,它用來改變相位增量的大小。相位累加器由一個M位加法器和一個M位移位寄存器組成。加法器的一個輸入端和寄存器輸出相連,一個輸入端和頻率控制字輸入相連。相位累加器的輸出對相位-幅度轉換器中的查找表尋址,輸出相應的采樣點,經過DAC就可以得到所需要的正弦信號。DDS具有極高的頻率穩定度和極低的相位噪聲,輸出頻率范圍很寬,輸出變化是一個平穩的過程,其相位變化是連續的,易于集成易于調整。已廣泛應用于通訊、導航、雷達、遙測和工業等各領域。2基于dds的msk調制器MSK(最小頻移鍵控)調制是一種二進制連續相位的恒包絡相位調制,其功率譜密度隨頻率的4次方冪下降,而不是像FSK那樣呈2次方冪下降。因此其已調波信號的功率譜緊湊,帶外干擾小,特別適合在非線性信道中傳輸。MSK是連續相位調制(CPFSK)的一種,CPFSK的表達式為:S(t)=Acos(ωct+πΤbukht+φk)S(t)=Acos(ωct+πTbukht+φk)(6)式中,uk為輸入二進制信息;φk為保持相位連續的相位常數,它和過去的調制過程有關,其取值為0或者±π;h為調制指數,其表達式為:h=(f2-f1)Tb=2ΔfTb(7)當h取0.5時,此時的CPFSK信號就成為MSK。于是得到MSK已調波的表達式為:S(t)=Acos(ωct+π2Τbukt+φk)S(t)=Acos(ωct+π2Tbukt+φk)(8)可以證明,MSK信號的兩個符號的相關系數為0,即MSK是一種正交調制。經過以上分析,可以得到生成MSK信號的3個必備條件:①當輸入為1時,輸出已調波頻率為f1,當輸入為-1時,輸出已調波頻率為f0;②碼元轉換時刻相位連續;③輸出頻率和碼元速率滿足以下關系:f1=m2Τb,f2=m+12Τb,f2-f1=12Τbf1=m2Tb,f2=m+12Tb,f2?f1=12Tb(9)MSK信號可以通過BPSK調相加串行濾波產生,也可以基于同相、正交兩路信號以并行方式產生。基于DDS的MSK調制器充分利用了DDS的優點,簡化了系統的設計,性能上卻沒有太大損失。基于DDS的MSK調制器,首先根據碼元速率和已調波符號頻率之間的關系得到傳號頻率、空號頻率和載波的取值。然后,根據采樣頻率大小和先前得到的頻率值,并采用式(10)計算頻率控制字的取值。f=Κδ2πΤs=ΚΝfs(10)最后,由輸入碼元控制二選一選擇器,當碼元為1時選擇頻率控制字A,當碼元為-1時選擇頻率控制字B,在輸出端就得到了相應的MSK已調波。解調可采用正交相干解調,也可采用差分解調。其中,差分解調不需要恢復載波,易于實現,是一種簡單易行的解調方法。設接收信號為S(t),將其延時一個碼元時間后再相乘,然后通過后續的低通濾波器濾除二倍頻分量,得到:12A2cos(2πfcΤb+π2uk)(11)對式(11)進行抽樣判決,就可以得到解調信號輸出。完整的調制解調原理如圖2所示。3基于sim選型的設計仿真DSPBuilder是Altera公司推出的一個數字信號處理開發工具,它在QuartusIIFPGA設計環境中集成了Matlab和Simulink開發環境,允許設計者在Matlab中完成算法設計,在Similink中完成系統仿真,然后通過Altera提供的SignalCompiler編譯器編譯生成可以在QuartusII中使用的VHDL文件和TCL腳本,用于仿真,綜合和硬件實現。采用DSPBuilder進行DSP設計的流程如圖3所示。設計者也可以利用DSPBuilder進行寄存器傳輸級(RTL)設計,并自動生成可以在QuartusII中仿真分析的測試文件。所有的這些文件均是針對Altera系列器件優化過的。DSPBuilder允許系統、算法和硬件設計共享一個通用的開發平臺。Altera為設計者提供了豐富多樣的IP資源,結合Simulink強大的仿真環境,可以使設計者在很短的時間內快速的完成數字系統的設計。SignalCompiler是Altera提供的功能強大的編譯工具,它能夠將Simulink設計文件轉換為相同功能的VHDL設計文件,同時生成QuartusII工程文件以進行后續的設計工作。設計者可以選擇在Simulink中采用Altera提供的集成編譯環境自動完成后續的綜合,時序分析及生成網表文件等操作,也可以在Simulink之外采用第三方EDA軟件,如Synplify、LeonardoSpectrum等手動完成。最后,生成可以下載到FPGA中的*.pof編程文件,進行板級調試。下面用一個具體的例子來說明如何利用DSPBuilder來設計基于DDS的MSK調制解調器,并采用差分解調方式解調。設基帶碼元速率為1kHz,首先根據MSK各頻率之間的關系確定載波頻率的大小。這里取m=4,根據式(9),得到f1=2000Hz,f2=2500Hz,載波頻率fc=2250Hz。設系統的采樣頻率為32kHz,即對每個碼元采樣32個點,取N=4096,根據式(5),得到當輸出頻率為f0時的頻率控制字為256,當輸出頻率為f1時的頻率控制字為320。按照圖2所示的調制器結構在Simulink中完成仿真系統的搭建,通過仿真后對模塊進行編譯,這里選擇了在Simulink中自動完成后續的綜合,時序分析等操作。最后,將設計結果下載到FPGA芯片中,進行板級調試,完成全部設計。解調器的設計也可以參照上述步驟完成,不過需要指出的是,在設計解調系統的時候,需要注意以下2個問題:①為了實現對已調波一個碼元的延時,這里使用了DSPBuilder的Delay模型,延時深度和采樣速率有關。由于本系統每個碼元采樣32個點,因此設置延時深度為32,即可完成對已調波一個碼元的延時;②濾波后需要對結果進一步延時以使取樣判決脈沖對準碼元的中間時刻,通過系統仿真發現,這個延時量等于前置低通濾波器的階數的一半,本系統中濾波器的階數為32,因此設Delay模塊的延時深度為16,即可把取樣時鐘對準在碼元中間時刻。調制器和解調器可以下載到同一片FPGA芯片中。最后,實驗發現該方法可以正確的完成信號的調制和解調,且和原始信息相比,解調恢復出的數據有兩個碼元的延時。在信號功率為1mW時,將調制信號通過RSN=-70dB的加AWGN信道,測得其誤碼率為5×10e-4,可以滿足實際應用的需求。4ad9854DDS技術是基于數字波形合成技術的一種高精度頻率合成技術。理論上,只要采樣頻率足夠高,存儲容量足夠大,任何一種波形都可以采用數字波形合成的方法來產生。它也是基于軟件無線電的通信系統中的重要技術之一,廣泛地用于產生各種基帶數字調