基于DSP控制算法和可編程邏輯器件實現多相變頻控制器的設計在電機驅動系統應用中，多相電機驅動系統可以應用在供電電壓受限制的場合，其作用是：（1）解決低壓大功率的問題；（2）減小振動和噪音。由于電機相數增加，輸出轉矩脈動減小、脈動頻率增加，使驅動系統低速特性得到很大的改善；（3）提高可靠性。由于相數冗余，當多相電機驅動系統中有一相甚至幾相發生故障時，電機仍可運行。因此，多相電機驅動系統特別適合于高可靠性要求的場合，多相系統的這些優點引起學術界和工程界的廣泛關注。由于多相系統采用的開關器件多，控制系統復雜，所以對多相系統控制器的性能要求較高［1-3］。在三相變頻控制系統中，雖然DSP控制算法結構復雜，但運算速度高、尋址方式靈活和通信性能強大等特點，已經得到了廣泛應用。而對于多相變頻控制系統，還要求控制器的實時性能高、能夠處理大量數據，并且要有更多接口用于PWM驅動信號，而這些要求FPGA都能滿足。因此，本文在三相PWM信號產生方法的基礎上，提出一種基于DSP和FPGA的多相PWM信號的產生方法。采用這種方法設計了多相變頻控制器，其具有一定的通用性，可以通過上位機軟件對相數、調制波波形和控制方法進行在線設置。1多相變頻控制器設計思想多相變頻控制器的通用性表現在：（1）多相電機的相數可選；（2）載波頻率可選；（3）根據諧波注入的需要，可選擇不同調制波；（4）依據電機連接方式，可選擇不同的控制方法。為了實現上述功能，本文采用模塊化的方法對控制器結構進行了設計，控制器由上位機、DSP和FPGA三部分構成，其總體結構框圖如圖1所示。上位機的操作軟件由面向對象的軟件實現。從控制面板上可以控制電機運行、停止，并且可對電機相數、載波頻率、調制波波形、死區時間等進行設置。為了最大限度地發揮DSP和FPGA各自的優勢，由DSP主要實現控制算法、采集反饋信號及與上位機進行通信；由FPGA實現調制算法，產生多相PWM信號，這部分占用硬件資源多，而且對實時性要求高。控制過程如下：（1）上位機與DSP通過串行接口相連，在需要動作時向DSP發出指令。（2）DSP根據接收到的指令調用相關函數，如對系統進行初始化、運行相應的控制算法、進行信號采集等。（3）通過DSP與FPGA并行通信，DSP對FPGA進行調制算法的初始化并解除PWM封鎖，FPGA根據接收到的頻率和幅值進行計算，產生PWM信號。2多相PWM波形產生2.1SPWM波形產生原理正弦脈寬調制（SPWM）的產生原理如圖2所示。用一組等腰三角形波與一個正弦波比較，其交點作為SPWM波的上升或下降時刻。當正弦波幅值大于三角波幅值時，輸出為高電平；當正弦波的幅值小于三角波的幅值時，輸出為低電平。利用FPGA生成SPWM的基本原理是將三角波發生器產生的數字信號與存儲在ROM中的正弦波信號相比較，根據兩者的大小來決定SPWM波的輸出。2.2多相PWM波形產生圖3給出了三相SPWM信號的產生方法。序列發生器的作用是按順序產生A相、B相、C相的時鐘信號；地址合成與數據分離利用了分時復用的原理，目的是為了減少ROM的使用數量。多相正弦波只需一個ROM即可，也為外掛ROM創造了條件［5］。在三相SPWM信號產生方法的基礎上，本文提出一種基于DSP和FPGA的能產生任意相數、任意波形（即調制波形）的方法，如圖4所示。相位寄存器中保存著各相調制波間移向角度（如三相為120°）的信息，所以對相位寄存器的設置是實現多相PWM信號的必要步驟。調制波控制單元是實現多相PWM信號的核心部分，這部分的功能與圖3中序列發生器、地址合成及數據分離部分類似，但是有如下不同：（1）生成的調制波之間的相移是可以通過設置相位寄存器而自由改變的，而圖3中其相移是固定的，無法在線更改。（2）規定三相調制波信號構成一組調制波發生器（如圖3為一組），而調制波控制單元則由多組調制波發生器構成，組間的對應相相差的相移是可以設置的。例如在控制雙三相電機時，通常采用組內相移設為120°，組間相移設為60°或30°。調制波存儲器的功能類似于圖3中的正弦波ROM，它存儲由DSP計算得到的正弦波形或帶有諧波的調制波波形。控制器每次上電后都要通過DSP對調制波存儲器進行初始化設置，將DSP計算出的調制波表下載到調制波存儲器。頻幅寄存器中存儲著調制波幅值和頻率，幅值和頻率在每個控制周期中由DSP計算得到。載波發生器（即三角波發生器）的載波頻率在線可調；死區寄存器存有當前的死區值，也可在線更改。封鎖保護單元用于在系統出現故障時封鎖PWM輸出信號，保護主電路。由于每個寄存器或存儲器中的數字信號均由DSP計算產生，所以必須通過DSP對FPGA的初始化和設置，FPGA才能實現以上功能。3多相變頻控制器實現控制器采用型號為TMS320F2812的DSP作為主控芯片，這是一款專為電機控制所設計的芯片，不僅具有運算速度快的特點，而且集成了豐富的片內外設資源。利用TMS320F2812片內集成的16路12bitA/D，可以對多達16路的電流或電壓進行采樣；TMS320F2812的事件管理器模塊帶有QEP電路，可以對編碼器的正交編碼脈沖進行解碼和計數，從而實現計算電機轉子位置和轉速。考慮到多相系統需要的資源很大以及功能的擴展，采用Altera公司CycloneII系列的FPGA芯片EP2C35F484作為控制芯片，并在外部擴展了100MHz的有源晶振作為時鐘輸入，以提高控制精度。FPGA在完成PWM信號產生的同時，還兼顧故障保護的任務，當接收到某一相的外部故障信號時，封鎖這一相的PWM信號。硬件的實時保護，提高了控制器的可靠性。3.1DSP與FPGA的通信接口設計為了保證DSP和FPGA通信的快速性，DSP利用外部接口（XINTF）模塊與FPGA的用戶I/O口相連。由于選用的芯片兩者接口電壓都為3.3V，故將DSP外部接口（XINTF）模塊的16bit數據總線、19bit地址總線與寫信號線XWE和FPGA的用戶I/O口直接相連，實現并行通信。XINTF寫周期時序如圖5所示［6］。從圖中可以看出，在XWE的下降沿時刻，地址線XA的信號已送到總線上，而數據線XD的信號剛送到總線上；在XWE的上升沿時刻，地址線XA和數據線XD的信號均存在于總線上一段時間，而且已經穩定，所以令FPGA捕捉XWE的上升沿，在此時刻讀取信號，以保證DSP和FPGA通信的準確性。通過DSP和FPGA的并行通信實驗，得到如圖6所示的FPGA在線接收到的由DSP發送出的遞增數據（地址和數據相同）實測信號圖，與分析結果相符。3.2軟件設計流程系統軟件部分主要由主程序和中斷服務程序構成。主程序包括對DSP中斷、外設以及FPGA調制策略的初始化；中斷服務程序主要完成恒壓頻比控制算法、速度閉環PID調節器的控制算法以及刷新頻幅寄存器。其程序流程圖分別如圖7、圖8所示。4實驗結果利用本文方法設計的控制器產生5組、每組3相（即15相SPWM）信號，組內相移設為120°，組間相移設為72°。圖9為利用FPGA的輸入口觀測15相SPWM的15個上橋信號的波形，圖10為利用示波器觀測組內相移120°的兩路SPWM信號波形，圖11為組間相移72°的兩