第第頁SARADC的基本原理是什么？今天我們來學(xué)習(xí)SAR（ADC）嘍。逐次逼近（寄存器）型（模數(shù)轉(zhuǎn)換器）（Successive-Approximation（Analog）toDigitalConver（te）r），是一種常用的A/D轉(zhuǎn)換結(jié)構(gòu)，其較低的功耗表現(xiàn)，還不錯的轉(zhuǎn)換速率，在有低功耗要求（可穿戴設(shè)備、（物聯(lián)網(wǎng)））的數(shù)據(jù)采集場景下廣泛應(yīng)用。

逐次逼近，顧名思義，多次轉(zhuǎn)換和Bit計算中，A/D數(shù)字碼輸出逐漸逼近輸入值。其（算法）核心就是“二分搜索（BinarySearch）”，該算法能夠高效快速的接近目標(biāo)值。

舉例說明，假如要請您猜測一個0~100范圍內(nèi)的被猜實數(shù)，您的每一次猜測，您只能得到猜測值和被猜實數(shù)的比較結(jié)果，“高了”或者“低了”的答復(fù)。請在有限的猜測次數(shù)后，得到最接近被猜測實數(shù)的猜測值。該過程可以用如圖2所示的猜測過程來表示。

圖2

在圖2中，兩個被猜實數(shù)分別為9.8和70.1。可以看到使用二分搜索的方式，第一步確定被猜實數(shù)是否大于50，根據(jù)第一次的猜測結(jié)果，決定下一次二分搜索的區(qū)域。通過4次判斷，最終得到了6.25和68.75的猜測結(jié)果。這也是有限次數(shù)誤差較小的一種猜測。

對于SARA/D來說，其輸出是二進(jìn)制的數(shù)字碼，結(jié)合圖2的猜測過程，我們可以看到，二分搜索的過程需要首先確定MSB（MostSignif（ic）antBit）位的值，依次向低位搜索，直到LSB（LeastSignificantBit）得到確定，其中需要有數(shù)字碼到其代表的離散（模擬）量的轉(zhuǎn)化過程（（DAC）實現(xiàn)），被猜測實值（模擬輸入）和數(shù)字碼對應(yīng)的離散模擬量的判斷（（比較器）實現(xiàn)）。其功能框圖如圖3所示。其中還包含了對輸入的采樣保持部分，控制邏輯及逐次逼近所需的（數(shù)字電路）部分。

圖3

注意圖2中用于和猜測結(jié)果比較的基準(zhǔn)，等效為圖3中DAC的輸出。其輸出結(jié)果的準(zhǔn)確程度和均勻程度會直接影響到SAR（AD）C整體的性能，因此需要選擇合適的DAC架構(gòu)實現(xiàn)。

目前常見的開關(guān)（電容）DAC，又稱電荷再分配DAC。電容匹配精度僅受工藝過程中的光刻精度影響，容易實現(xiàn)SARADC精度和線性度的要求。該結(jié)構(gòu)還有如下優(yōu)點，將DAC和采樣保持部分融合為一體，簡化了電路的復(fù)雜度。

圖4

一個簡易的4bit電荷再分配結(jié)構(gòu)及工作過程如動圖4所示。其中電容容值以2^N比例形式排列，b1~b5依次為最高位到最低位。其中SamplePhase用于采樣輸入（信號），HoldPhase是采樣完畢，等待轉(zhuǎn)換的階段，此過程結(jié)束后，輸入電壓Vin以電荷的形式存儲在二進(jìn)制排列的電容上。BitCycling是過程為逐比特確認(rèn)的過程。各階段Vx節(jié)點電壓及逐比特計算的過程如圖5所示。

圖5

SarADC典型的時序如圖6所示，通常對輸入信號的采樣Sample需要多個（時鐘）周期，具體所需時間為受分辨率影響，采樣后輸入信號建立誤差應(yīng)小于1/2LSB。保持Hold和轉(zhuǎn)換過程，需要N個時鐘周期，如果存