第8章邏輯門電路8.3TTL邏輯門電路

8.4

MOS邏輯門電路

8.2基本邏輯門電路

8.5

集成邏輯門電路的應用

8.1半導體器件的開關特性3.了解半導體二極管、三極管和MOS管的開關特性，分立元件門電路的基本工作原理；本章要求：1.掌握常用門電路的邏輯特性，即邏輯功能；2.理解門電路傳輸延遲時間的概念及產生原因；4.理解TTL和CMOS反相器、與非門、或非門的工作原理5.了解集成門電路的動態特性，傳輸門、三態門、漏極和集電極開路門的電路結構特點。

邏輯門電路是數字電路中最基本的邏輯元件。

所謂門就是一種開關，它能按照一定的條件去控制信號的通過或不通過。門電路的輸入和輸出之間存在一定的邏輯關系(因果關系)，所以門電路又稱為邏輯門電路。8.1.1門電路的基本概念

基本邏輯關系為“與”、“或”、“非”三種。8.1半導體器件的開關特性實現這三種基本關系所對應基本門電路為“與門”、“或門”、“非門”。實現基本邏輯運算和復合邏輯運算的單元電路。1、邏輯門電路：

2、邏輯門電路的分類：二極管門電路

三極管門電路TTL門電路

MOS門電路PMOS門CMOS門

邏輯門電路分立集成NMOS門

TTL--三極管-三極管

HTL–高閾值

ECL–射極耦合

I2L–集成注入

－構成數字邏輯電路的基本元件3、高、低電平產生的原理當S閉合，vO=當S斷開，vO=0V+5V(低電平)(高電平)理想的開關應具有兩個工作狀態：接通狀態：斷開狀態：要求阻抗越小越好，相當于短路（導通）

要求阻抗越大越好，相當于開路（截止）

電平的高低一般用“1”和“0”兩種狀態區別，若規定高電平為“1”，低電平為“0”則稱為正邏輯。反之則稱為負邏輯。若無特殊說明，均采用正邏輯。100VUCC高電平低電平

數字電路中的晶體二極管、三極管和MOS管工作在開關狀態。

導通狀態：相當于開關閉合

截止狀態：相當于開關斷開。

邏輯變量←→兩狀態開關：在邏輯代數中邏輯變量有兩種取值：0和1；電子開關有兩種狀態：閉合、斷開。

半導體二極管、三極管和MOS管，則是構成這種電子開關的基本開關元件。(1)靜態特性：斷開時，開關兩端的電壓不管多大，等效電阻ROFF=無窮，電流IOFF=0。

閉合時，流過其中的電流不管多大，等效電阻RON=0，電壓UAK=0。

(2)動態特性：開通時間ton=0關斷時間toff=0

理想開關的開關特性：

客觀世界中，沒有理想開關。乒乓開關、繼電器、接觸器等的靜態特性十分接近理想開關，但動態特性很差，無法滿足數字電路一秒鐘開關幾百萬次乃至數千萬次的需要。半導體二極管、三極管和MOS管做為開關使用時，其靜態特性不如機械開關，但動態特性很好。8.1.2二極管與三極管的開關特性數字電路中，二極管工作在開關狀態：

二極管正向導通時：導通電阻很小，兩端相當于短路；

二極管反向截止時：等效電阻很大，兩端相當于開路。

當脈沖信號的頻率很高時，開關狀態的變化速度很快，每秒可達百萬次，這就要求器件的開關轉換速度要在微秒甚至納秒內完成。

二極管的開關特性表現在正向導通和反向截止狀態之間的轉換過程（即動態特性）：R1.二極管的開關特性導通截止相當于開關斷開相當于開關閉合S3V0VSRRD3V0V8.1.2二極管及三極管的開關特性1、二極管的開關特性

(1)靜態特性及開關等效電路正向導通時UD(ON)≈0.7V（硅）0.3V（鍺）RD≈幾Ω～幾十Ω相當于開關閉合二極管的伏安特性曲線反向截止時反向飽和電流極小反向電阻很大（約幾百kΩ）相當于開關斷開二極管的伏安特性曲線二極管的開關等效電路(a)導通時(b)截止時二極管的伏安特性曲線開啟電壓理想化伏安特性曲線(2)動態特性：

若輸入信號頻率過高，二極管會雙向導通，失去單向導電作用。因此高頻應用時需考慮此參數。

二極管從截止變為導通和從導通變為截止都需要一定的時間。通常后者所需的時間長得多。反向恢復時間tre：二極管從導通到截止所需的時間。一般為納秒數量級（通常tre≤5ns）。在0～t1期間，vi＝

VF時，D導通，電路中有電流流過：RL

vii＋－D①二極管從正向導通到反向截止的過程vi

tVF-VRIF-IRt1tstt0.1IRitRL

vii＋－D通常將二極管從導通轉為截止所需的時間稱為反向恢復時間:

tre=ts+ttvi

tVF-VRIF-IRt1tstt0.1IRit存儲時間渡越時間在t1時，突然I＝

－VR時，電路中電流i

=?正向（飽和）電流愈大，電荷的濃度分布梯度愈大，存儲的電荷愈多，電荷消散所需的時間也愈長。產生反向恢復的過程的原因：存儲電荷消散需要時間②二極管從反向截止到正向導通的過程結論：二極管的開通時間與反向恢復時間相比很小，可以忽略不計。二極管的動態特性主要考慮反向恢復時間。二極管從截止轉為正向導通所需的時間稱為開通時間。

原因是：PN結加正偏電壓時，其正向壓降很小，比VF小得多，故電路中的正向電流IF

VF/

RL。主要由外電路參數決定。2.三極管的開關特性飽和截止3V0VuO0相當于開關斷開相當于開關閉合uOUCC+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0V2、三極管的開關特性

（1）靜態特性及開關等效電路三極管的三種工作狀態（a）電路（b）輸出特性曲線

在數字電路中，三極管作為開關元件，主要工作在飽和和截止兩種開關狀態，放大區只是極短暫的過渡狀態。開關等效電路①截止狀態

條件：發射結反偏特點：電流約為0

②飽和狀態條件：發射結正偏，集電結正偏特點：UBES=0.7V，UCES=0.3V/硅（2）三極管的開關時間（動態特性）三極管的開關時間

開啟時間ton

上升時間tr延遲時間td關閉時間toff下降時間tf存儲時間ts①開啟時間ton

三極管從截止到飽和所需的時間。ton=td+tr

td：延遲時間

tr：上升時間②關閉時間toff

三極管從飽和到截止所需的時間。toff=ts+tf

ts：存儲時間（幾個參數中最長的；飽和越深越長）tf：下降時間toff>ton

。開關時間一般在納秒數量級。高頻應用時需考慮。

開關時間隨管子類型的不同而不同，一般為幾十～幾百納秒。開關時間越短開關速度越高。一般可用改進管子內部構造和外電路的方法來提高三極管的開關速度。8.2.1二極管與門電路

1.電路2.工作原理A、B為輸入信（+3V或0V）F為輸出信號VCC＝+12V電路輸入與輸出電壓的關系ABF0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V8.2基本邏輯門電路用邏輯1表示高電平（此例為≥+3V）用邏輯0表示低電平（此例為≤0.7V）ABF0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V3.邏輯賦值并規定高低電平4.真值表ABF000010100111二極管與門的真值表有“0”出“0”全“1”為“1”實現了與邏輯5.邏輯符號6.工作波形(又一種表示邏輯功能的方法）7.邏輯表達式F＝AB二極管與門（a）電路（b）邏輯符號（c）工作波形8.2.1二極管“與”門電路

1.電路2.工作原理輸入A、B、C全為高電平“1”，輸出L為“1”。輸入A、B、C不全為“1”，輸出L為“0”。0V0V0V0V0V3V+U12VRDADCABLDBC3V3V3V0V00000010101011001000011001001111ABLC“與”邏輯真值表0V3V4.邏輯關系：“與”邏輯即：有“0”出“0”，

全“1”出“1”L=ABC3.邏輯表達式：

5.邏輯符號：&ABLC00000010101011001000011001001111ABLC“與”邏輯真值表8.2.2二極管或門電路

1.電路2.工作原理電路輸入與輸出電壓的關系ABF0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VA、B為輸入信號（+3V或0V）F為輸出信號4.真值表ABF0V0V0V0V3V2.3V3V0V2.3V3V3V2.3V實現了或邏輯3.邏輯賦值并規定高低電平用邏輯1表示高電平（此例為≥+2.3V）用邏輯0表示低電平（此例為≤0V）ABF000011101111有“1”為“1”全“0”為“0”二極管或門的真值表二極管或門（a）電路（b）邏輯符號（c）工作波形5.邏輯符號6.工作波形7.邏輯表達式F＝A+B8.2.2二極管“或”門電路

1.電路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABLC“或”邏輯真值表3V3V-U12VRDADCABLDBC2.工作原理輸入A、B、C全為低電平“0”，輸出L為“0”。輸入A、B、C有一個為“1”，輸出L為“1”。4.邏輯關系：“或”邏輯即：有“1”出“1”，

全“0”出“0”L=A+B+C3.邏輯表達式：

5.邏輯符號：ABLC>100000011101111011001011101011111ABLC“或”門邏輯狀態表8.2.3

非門（反相器）

非門(a)電路（b）邏輯符號1.電路2.工作原理A、B為輸入信號（+3.6V或0.3V）F為輸出信號AF0.3V+VCC3.6V0.3V3.邏輯賦值并規定高低電平用邏輯1表示高電平（此例為≥+3.6V）用邏輯0表示低電平（此例為≤0.3V）4.真值表AF0.3V+VCC3.6V0.3VAF0110三極管非門的真值表A與F相反實現了非邏輯Y=A8.2.3三極管“非”門電路+UCC-UBBARKRBRCLT10截止飽和2.邏輯表達式：L=A“0”10“1”

1.電路“0”“1”AL“非”邏輯真值表3.邏輯符號1AL“與非”門電路有“0”出“1”，全“1”出“0”“與”門&ABCL&ABC“與非”門00010011101111011001011101011110ABLC“與非”邏輯真值表L=ABC邏輯表達式：1L“非”門“或非”門電路有“1”出“0”，全“0”出“1”1L“非”門00010010101011001000011001001110ABLC“或非”邏輯真值表“或”門ABC>1“或非”門LABC>1L=A+B+C邏輯表達式：例：根據輸入波形畫出輸出波形ABL1有“0”出“0”，全“1”出“1”有“1”出“1”，全“0”出“0”&ABL1>1ABL2L28.2.4關于高低電平的概念及狀態賦值

電位指絕對電壓的大小；電平指一定的電壓范圍。高電平和低電平：在數字電路中分別表示兩段電壓范圍例：上面二極管與門電路中規定高電平為≥3V，低電平≤0.7V。又如，TTL電路中，通常規定高電平的額定值為3V，但從2V到5V都算高電平；低電平的額定值為0.3V，但從0V到0.8V都算作低電平。1.關于高低電平的概念

2.邏輯狀態賦值

在數字電路中，用邏輯0和邏輯1分別表示輸入、輸出高電平和低電平的過程稱為邏輯賦值。經過邏輯賦值之后可以得到邏輯電路的真值表，便于進行邏輯分析。3.關于正邏輯和負邏輯的概念正邏輯體系：用1表示高電平，用0表示低電平。負邏輯體系：用1表示低電平，用0表示高電平。

正負邏輯的規定

正負邏輯的轉換對于同一個門電路，可以采用正邏輯，也可以采用負邏輯。若無特殊說明，一律采用正邏輯體制。同一個門電路，對正、負邏輯而言，其邏輯功能是不同的。ABF0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V正與門相當于負或門二極管與門電路用正邏輯ABF000010100111正與門用負邏輯負或門ABF111101011000V

CC

+

(5V)

R

3k

W

L

D

1

D

2

D

3

A

B

C

0v若輸入端中有任意一個為0V,另兩個為+5V輸入與輸出電壓關系

0V5V5V8.2.1二極管與門電路

輸

入輸出

VA

VBVCVL000000+5V00+5V000+5V+5V0+5V0+5V0+5V0+5V0+5V+5V00+5V+5V+5V+5V

輸

入輸出

VA

VBVCVL000000+5V00+5V000+5V+5V0+5V0+5V0+5V0+5V0+5V+5V00+5V+5V+5V+5V

輸

入輸出

A

B

C

L

LLLLLLHLLHLLLHHLHLLLHLHLHHLLHHHH

V

CC

+

(5V)

R

3k

W

L

D

1

D

2

D

3

A

B

C

＋5vA、B、C三個都輸入高電平+5V5V5V5V

輸

入輸出

A

B

C

L

0

0

0

0

0

0

1

0

0

1

0

0

0

1

1

0

1

0

0

0

1

0

1

0

1

1

0

0

1

1

1

1

與邏輯真值表47

8.2.2二極管或門電路二極管或門電路或邏輯符號>1輸入端A、B、C都為0V0V或邏輯真值表輸入

輸出

A

B

C

L

0

0

0

0

0

0

1

1

0

1

0

1

0

1

1

1

1

0

0

1

1

0

1

1

1

1

0

1

1

1

1

1

輸入

輸出

A

B

C

L

0

0

0

0

0

0

1

1

0

1

0

1

0

1

1

1

1

0

0

1

1

0

1

1

1

1

0

1

1

1

1

1

0V0V0V輸入端中有任意一個為+5V＋5V或邏輯真值表輸入

輸出

A

B

C

L

0

0

0

0

0

0

1

1

0

1

0

1

0

1

1

1

1

0

0

1

1

0

1

1

1

1

0

1

1

1

1

1

輸入

輸出

A

B

C

L

0

0

0

0

0

0

1

1

0

1

0

1

0

1

1

1

1

0

0

1

1

0

1

1

1

1

0

1

1

1

1

1

0V5V0V三極管反相電路非邏輯符號反相器傳輸特性8.2.3非門電路─三極管反相器當輸入為邏輯0時:0

vcc1

非邏輯真值表

輸入A

輸出L

非邏輯真值表

01當輸入為邏輯1時:1

0.3v

0輸入A

輸出L

非邏輯真值表

01101.TTL反相器的產生:

若考慮基本反相器負載電容CL的影響，在反相器輸出電壓O由低向高過渡時，電路由VCC通過Rc對CL充電。

vccRcTCL8.3.1TTL反相器8.3TTL邏輯門電路三極管—三極管邏輯門電路

TTL門電路是雙極型集成電路，與分立元件相比，具有速度快、可靠性高和微型化等優點，目前分立元件電路已被集成電路替代。

反之，當O由高向低過渡時，CL又將通過BJT放電。CL的充、放電過程均需經歷一定的時間，必然會增加輸出電壓O波形的上升時間和下降時間，導致基本的BJT反相器的開關速度不高。故需尋求更為實用的TTL電路結構。

CL包含門電路之間的接線電容以及門電路的輸入電容2.TTL反相器的基本電路

R

b1

4k

W

R

c

2

1.6k

W

R

c

4

130

W

T

4

D

T

2

T

1

+

–

v

I

T

3

+

–

v

O

負載

R

e2

1K

W

V

CC

(5V)

輸入級

中間級

輸出級

3.TTL反相器的工作原理

（1）當輸入為低電平（I=0.2V）0.9V0.2VO≈VCC－VBE4－VD

＝5－0.7－0.7=3.6V

I

低電平(0.2V)T1深飽和T2截止T3截止T4放大O高電平（3.6V）（2）當輸入為高電平（I=3.6V）

3.6V4.3V2.1V1.4V0.2VI

為高電平(3.6V)T1倒置放大T2飽和T3飽和T4截止O低電平0.2V）4.采用輸入級以提高工作速度

（1）當TTL反相器I由3.6V變0.2V的瞬間0.9V1.4V

T1管的變化先于T2、T3管的變化；T1管Je正偏、Jc反偏，T1工作在放大狀態。T1管射極電流1

iB1很快地從T2的基區抽走多余的存儲電荷,從而加速了狀態轉換。5.采用推拉式輸出級以提高開關速度和帶負載能力當輸出為低電平時，T3處于深度飽和狀態，T4截止，T3的集電極電流可以全部用來驅動負載。輸出為高電平時，T3截止，T4組成的電壓跟隨器的輸出電阻很小，所以輸出高電平穩定，帶負載能力也較強。3.6V

2.1V1.4V

0.2V

0.9V

0.2V

3.6V波形上升沿陡直。而當輸出電壓由高變低后，CL很快放電，輸出波形的上升沿和下降沿都很好。輸出端接有負載電容CL時，在輸出由低到高跳變的瞬間，CL充電，其時間常數很小，使輸出

2

v

O

/

V

5

4

3

2

1

0

3

.

6

V

.

48

V

0

.

2

V

1

2

E

D

C

B

A

0

.

4

V

1.1V

1.

2

V

v

I

/

V

I很低，T1的發射結為正向偏置。T1飽和使T2、T3截止，同時T4和D導通。O=3.6V。

I=B，T1仍維持飽和。但B2=C1增大使T2的發射結剛好正偏。B2=I+VCES，

I(B)=VF－VCES=0.6V－0.2V≈0.4VCD段：當I的值繼續增加C點后，使T3飽和導通，O0.2VI(D)=BE3+BE2－CES1=(0.7+0.7－0.2)V=1.2V當I的值從D點再繼續增加時，T1將進入倒置放大狀態，保持O=0.2V

△B2=△I，BC段的斜率為dO/dI=Rc2/Re2=1.6。

I>B時，由T1的集電極供給T2的基極電流，但T1仍保持為飽和狀態。在BC段內，T2對I的增量作線性放大:

6.TTL反相器的傳輸特性

8.3.1TTL反相器1.電路組成TTL反相器的基本電路

(1)輸入級NPN當輸入低電平時，

uI=0.3V，發射結正向導通，

uB1=1.0V當輸入高電平時，

uI=3.6V，發射結受后級電路的影響將反向截止。uB1由后級電路決定。NNP(2)中間級反相器VT2實現非邏輯反相輸出同相輸出向后級提供反相與同相輸出。輸入高電壓時飽和輸入低電壓時截止(3)輸出級（推拉式輸出）VT3為射極跟隨器低輸入高輸入飽和截止低輸入高輸入截止導通2.工作原理（1）當輸入高電平時，

uI=3.6V，VT1處于倒置工作狀態，集電結正偏，發射結反偏，uB1=0.7V×3=2.1V，VT2和VT4飽和，輸出為低電平uO=0.3V。2.1V0.3V3.6V（2）當輸入低電平時，

uI=0.3V，VT1發射結導通，uB1=0.3V+0.7V=1V，VT2和VT4均截止，VT3和VD導通。輸出高電平uO=VCC-UBE3-UD≈5V-0.7V-0.7V=3.6V1V3.6V0.3V(3)采用推拉式輸出級利于提高開關速度和負載能力

VT3組成射極輸出器，優點是既能提高開關速度，又能提高負載能力。當輸入高電平時，VT4飽和，uB3=uC2=0.3V+0.7V=1V，VT3和VD截止，VT4的集電極電流可以全部用來驅動負載。當輸入低電平時，VT4截止，VT3導通(為射極輸出器)，其輸出電阻很小，帶負載能力很強。可見，無論輸入如何，VT3和VT4總是一管導通而另一管截止。這種推拉式工作方式，帶負載能力很強。

3.TTL反相器的電壓傳輸特性及參數

電壓傳輸特性：輸出電壓uO與輸入電壓uI的關系曲線。TTL反相器電路的電壓傳輸特性截止區線性區轉折區飽和區（1）曲線分析VT4截止，稱關門VT4飽和，稱開門（2）結合電壓傳輸特性介紹幾個參數

①輸出高電平UOH典型值為3V。②輸出低電平UOL典型值為0.3V。③開門電平UON一般要求UON≤1.8V④關門電平UOFF一般要求UOFF≥0.8V在保證輸出為額定低電平的條件下，允許的最小輸入高電平的數值，稱為開門電平UON。在保證輸出為額定高電平的條件下，允許的最大輸入低電平的數值，稱為關門電平UOFF。UOFFUON⑤閾值電壓UTH電壓傳輸特性曲線轉折區中點所對應的uI值稱為閾值電壓UTH（又稱門檻電平）。通常UTH≈1.4V。⑥噪聲容限（UNL和UNH）噪聲容限也稱抗干擾能力，它反映門電路在多大的干擾電壓下仍能正常工作。UNL和UNH越大，電路的抗干擾能力越強。UOFFUNLUILUONUNHUIH①低電平噪聲容限（低電平正向干擾范圍）

UNL=UOFF-UIL

UIL為電路輸入低電平的典型值（0.3V）若UOFF=0.8V，則有UNL=0.8-0.3=0.5(V)

②高電平噪聲容限（高電平負向干擾范圍）

UNH=UIH-UONUIH為電路輸入高電平的典型值（3V）若UON=1.8V，則有UNH=3-1.8=1.2(V)4.TTL反相器的輸入特性和輸出特性

（1）

輸入伏安特性輸入電壓和輸入電流之間的關系曲線。TTL反相器的輸入伏安特性（a）測試電路（b）輸入伏安特性曲線兩個重要參數：

(1)輸入短路電流IIS當uI=0V時，iI從輸入端流出。

iI=－(VCC－UBE1)/R1=－(5－0.7)/4≈－1.1mA(2)高電平輸入電流IIH當輸入為高電平時，VT1的發射結反偏，集電結正偏，處于倒置工作狀態，倒置工作的三極管電流放大系數β反很小(約在0.01以下)，所以

iI=IIH=β反

iB2

IIH很小，約為10μA左右。輸入負載特性曲線（a）測試電路（b）輸入負載特性曲線TTL反相器的輸入端對地接上電阻RI時，uI隨RI

的變化而變化的關系曲線。（2）輸入負載特性在一定范圍內，uI隨RI的增大而升高。但當輸入電壓uI達到1.4V以后，uB1=2.1V，RI增大，由于uB1不變，故uI=1.4V也不變。這時VT2和VT4飽和導通，輸出為低電平。虛框內為TTL反相器的部分內部電路

RI不大不小時，工作在線性區或轉折區。RI較小時，關門，輸出高電平；RI較大時，開門，輸出低電平；ROFFRONRI→∞懸空時？(1)

關門電阻ROFF

——在保證門電路輸出為額定高電平的條件下，所允許RI

的最大值稱為關門電阻。典型的TTL門電路ROFF≈0.7kΩ。

(2)開門電阻RON——在保證門電路輸出為額定低電平的條件下，所允許RI

的最小值稱為開門電阻。典型的TTL門電路RON≈2kΩ。數字電路中要求輸入負載電阻RI≥RON或RI≤ROFF，否則輸入信號將不在高低電平范圍內。振蕩電路則令ROFF≤RI≤RON使電路處于轉折區。(3）輸出特性指輸出電壓與輸出電流之間的關系曲線。(1)輸出高電平時的輸出特性負載電流iL不可過大，否則輸出高電平會降低。輸出高電平時的輸出特性（a）電路（b）特性曲線拉電流負載圖2-14輸出低電平時的輸出特性（a）電路（b）特性曲線(2)輸出低電平時的輸出特性負載電流iL不可過大，否則輸出低電平會升高。一般灌電流在20mA以下時，電路可以正常工作。典型TTL門電路的灌電流負載為12.8mA。灌電流負載

4.TTL反相器的其它參數

1.平均傳輸延遲時間tpd

平均傳輸延遲時間tpd表征了門電路的開關速度。tpd=（tpLH+tpHL）/2

TTL反相器的平均延遲時間

2．TTL門電路主要參數的典型數據74系列TTL門電路主要參數的典型數據參數名稱典型數據導通電源電流ICCL

≤10mA截止電源電流ICCH

≤5mA輸出高電平UOH

≥3V輸出低電平UOL

≤0.35V輸入短路電流IIS

≤2.2mA輸入漏電流IIH

≤70μA開門電平UON

≤1.8V關門電平UOFF

≥0.8V平均傳輸時間tpd

≤30ns8.3.2TTL與非門1.TTL與非門電路多發射極BJT

T

1

e

e

e

e

b

b

c

c

A

B

&

C

E2E3E1B等效電路C2.TTL與非門電路的工作原理

任一輸入端為低電平時:T1的發射結正向偏置而導通，T2截止。輸出為高電平。TTL與非門各級工作狀態

I

T1

T2

T3

T4

O

輸入全為高電平(3.6V)倒置使用的放大狀態飽和飽和截止低電平（0.2V）輸入有低電平(0.2V)深飽和截止截止放大高電平（3.6V）只有當全部輸入端為高電平時：

T1將轉入倒置放大狀態，T2和T3均飽和，輸出為低電平。

v

O

/

V

5

4

3

2

1

0

3

.

6

V

2

.

48

V

0

.

2

V

1

2

E

D

C

B

A

0

.

4

V

1.1V

1.

2

V

v

I

/

V

各種類型的TTL門電路，其傳輸特性大同小異。VOH≈VO(A)＝3.6VVOL＝VCES

＝0.2VVIL

＝VI(B)＝0.4VVIH

＝VI(D)＝1.2V（1）TTL與非門傳輸特性（2）輸入、輸出的高、低電壓

3.TTL與非門的技術參數（3）TTL與非門噪聲容限

輸入噪聲容限:輸入高電平的噪聲容限為VNH=VOH(min)–VIH(min)

1

驅動門

v

o

1

負載門

v

I

噪聲

1

輸出

1

輸入

0

輸入

0

輸出

v

o

v

I

+

V

DD

0

V

N

H

V

OH

(

min

)

V

IH

(

min

)

V

N

L

V

OL

(

max

)

V

IL

(

max

)

+

V

DD

0

輸入低電平的噪聲容限為VNL=VIL(max)–VOL(max)

當電路受到干擾時，在保證輸出高、低電平基本不變的條件下，輸入電平的允許波動范圍。帶灌電流負載：輸出低電平時。88

（4）扇入與扇出系數

扇入數:取決于門的輸入端的個數

扇出數:帶同類門的個數。有帶灌電流負載和拉電流負載兩種情況:負載門驅動門

0

V

CC

(5V)

R

b1

4k

W

T

1

I

IL

T

4

T

3

R

c4

130

W

D

當負載門的個數增加時，總的灌電流IIL將增加,引起輸出低電壓VOL的升高。IILIOL101&89

1&負載門驅動門

1

V

CC

(5V)

R

b1

4k

W

T

1

I

IL

T

4

T

3

R

c4

130

W

D

01帶拉電流負載：門輸出高電平時當負載門的個數增多時，必將引起輸出高電壓的降低。IIHIOH例查得基本的TTL與非門7410的參數如下：IOL＝16mA，IIL＝－1.6mA，IOH＝0.4mA，IIH＝0.04mA.試計算其帶同類門時的扇出數。解：(1)低電平輸出時的扇出數

(2)高電平輸出時的扇出數

若NOL≠NOH，則取較小的作為電路的扇出數。例題：扇出數計算舉例

電路在輸入脈沖波形的作用下，其輸出波形相對于輸入波形延遲了多長的時間。(5)傳輸延遲時間

輸入

同相

輸出

反相

輸出

50%

t

PLH

50%

90

%

10

%

t

r

t

PLH

90

%

50%

10%

t

f

50%

t

PLH

t

PLH

90

%

50%

10

%

t

f

90

%

50%

10%

t

r

V

OL

V

O

H

V

OL

V

OH

0V

V

CC

平均傳輸延遲時間tPd＝(tPLH+tPHL)/2tPLH為門電路輸出由低電平轉換到高電平所經歷的時間;tPHL為由高電平轉換到低電平所經歷的時間。——表征門電路開關速度的參數（6）功耗與延時功耗積①功耗分為:靜態功耗：動態功耗：對于TTL門電路來說，靜態功耗是主要的。②延時功耗積DP=tpdPD指的是當電路沒有狀態轉換時的功耗是在門的狀態轉換的瞬間的功耗。是一綜合性的指標，用DP表示，其單位為焦耳。DP的值愈小，表明它的特性愈接于理想情況。

8.3.2TTL與非門

每一個發射極能各自獨立形成正向偏置的發射結，并可使三極管進入放大或飽和區。 多發射極三極管

1．TTL與非門的電路結構及工作原理有0.3V箝位于1.0V全為3.6V集電結導通三輸入TTL與非門電路(a)電路(b)邏輯符號全1輸出0有0輸出11V2.1V為了提高工作速度，降低功耗，提高抗干擾能力，各生產廠家對門電路作了多次改進。74系列與54系列的電路具有完全相同的電路結構和電氣性能參數。其不同之處見下表所示。系列參數74系列54系列工作環境溫度0~70OC-55~125OC電源電壓工作范圍5V±5%5V±10%2．TTL門電路的改進系列不同系列TTL門電路的比較系列參數54/74標準54H/74H高速54S/74S肖特基tpd/ns1064P/門/mw1022.520系列參數54LS/74LS低功耗肖特基54ALS/74ALS低功耗肖特基高速tpd/ns104P/門/mw21其中LS系列的綜合性能(功耗延遲積)較優，價格較ALS系列優越，因此得到了較廣的應用。

對于不同系列的TTL器件，只要器件型號的后幾位數碼一樣，則它們的邏輯功能、外形尺寸、引腳排列就完全相同。

例如，7420、74H20、74S20、74LS20都是四輸入雙與非門，都采用14條引腳雙列直插式封裝，而且各引腳的位置也是相同的。1.集成邏輯門系列簡介（1）TTL門電路系列TTL門電路分為54（軍用）和74（商用）兩大系列，每個系列又有若干子系列。

74標準系列74L低功耗系列74H高速系列74S肖特基系列74LS 低功耗肖特基系列74AS先進的肖特基系列74ALS 先進的低功耗肖特基系列相同品種類型代碼的邏輯電路，邏輯功能及引腳排列相同。7400、74LS00、74ALS00、74HC00、74AHC00管腳圖：如：TTL門電路芯片（四2輸入與非門，型號74LS00

)地GND外形&&&143121110981234567&管腳電源VCC（+5V）名稱國際常用系列型號國產部標型號說明四2輸入與非門74LS00T1000四2輸入或門四2異或門四2輸入或非門四2輸入與門雙4輸入與非門雙4輸入與門六反相器8輸入與非門74LS3274LS0274LS0874LS8674LS2174LS2074LS3074LS04T186T1008T1086T1021T1002一個組件內部有四個門，每個門有兩個輸入端一個輸出端。一個組件內有兩個門，每個門有4個輸入端。只一個門，8個輸入端。有6個反相器。各子系列傳輸延遲（ns/門）功耗（mW/門）扇出系數74XX10101074LXX3311074HXX6221074SXX3191074LSXX921074ASXX1.584074ALSXX4120TTL74系列各子系列參數對比（2）CMOS門電路系列CMOS門電路可分為4000系列、74CXX系列和硅-氧化鋁系列等三大系列。邏輯系數電源電壓V功耗mW/門傳輸延遲ns/門4000B3~182.525~10074HC/HCTXX2~61.21074AC/ACTXX2~60.95各系列CMOS電路的主要技術參數各類集成邏輯門的主要技術指標如表3-7所示。由表可見，在各類邏輯門中，ECL邏輯門的傳輸延遲最小，工作速度最高，但抗干擾能力最差，功耗也最大；CMOS邏輯門抗干擾能力和帶負載能力都最強，功耗也最低，但傳輸延遲較大，工作速度較低。分類參數雙極型門電路單極型門電路TTLLSTTLECLNMOSCMOS功耗（mW/門）10~50250~1001~100.001~0.01傳輸延遲（ns/門）10`4051~2300~40040抗干擾容限（V）110.23~445%ED抗干擾能力中中弱較強強扇出系數（NO）88101015邏輯擺幅（V）3.33.30.83~4ED電源電壓（V）55-5.2155~15電路基本形式與非與非或/或非或非與非/或非表3-7集成邏輯門電路的性能比較輸入級V1、R1倒相級V2、R2、R3輸出級V4、V5、VD3、R4保護二極管:VD1、VD2圖中，輸入端接有用于保護的二極管VD1和VD2。當輸入端加正向電壓時，相應二極管處于反向偏置，具有很高的阻抗，相當于開路；如果一旦在輸入端出現負極性的干擾脈沖，VD1和VD2便會導通，使A、B兩端的電位被鉗制在-0.7V左右，以保護多發射極晶體管V1不致被損壞。任意一個輸入端加入低電平，例如A=vI=0.3V，則

vB1=0.3+0.7=1VvB1=1VV2、V5截止

V4、VD3導通vo=VCC–VR2–

Vbe4–VVD3

5–0.7–0.7=3.6VF=1(高電平）較小設PN結導通電壓為0.7V，三極管飽壓降為0.3VvB1=2.1Vvo=0.3VvC2=1VV2,V5導通，三個PN結的箝位作用使vB1=2.1V，V1發射結反偏。vC2=vCE2+vBE5=0.3+0.7=1V，不足以使V4、VD3同時導通V5導通，V4、VD3截止，vo=0.3V,F=0低電平2）兩輸入端同時輸入高電平，A=B=vI=3.6V，其它幾個系列與非門的主要區別（1）CT54H/74H高速系列2輸入門①電路中所有的電阻值都減少了。②輸出級V5管的有源負載改由V3和V4組成的復合管，通常叫做達林頓圖騰柱結構，進一步提高了驅動負載的能力和工作速度，但其功耗增加了一倍以上，目前，這類產品的生產已經很少了。CT54H/74H高速系列輸入與非門(2)肖特基系列2輸入與非門。輸入級中間級輸出級8.3.2TTL“與非”門電路1.電路T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1多發射極三極管E2E3E1B等效電路CT5Y

R3R5AB

CR4R2R1T3T4T2+5VT1“1”(3.6V)(1)輸入全為高電平“1”(3.6V)時2.工作原理4.3VT2、T5飽和導通鉗位2.1VE結反偏截止“0”(0.3V)負載電流（灌電流）輸入全高“1”,輸出為低“0”1VT5YR3R5AB

CR4R2R1T3T4T2+5VT11VT2、T5截止負載電流（拉電流）(2)輸入端有任一低電平“0”(0.3V)(0.3V)“1”“0”輸入有低“0”輸出為高“1”流過E結的電流為正向電流VY5-0.7-0.7

=3.6V5V有“0”出“1”全“1”出“0”“與非”邏輯關系00010011101111011001011101011110ABYC“與非”門邏輯狀態表Y=ABC邏輯表達式：Y&ABC“與非”門(1)電壓傳輸特性：輸出電壓UO與輸入電壓Ui的關系。CDE3.TTL“與非”門特性及參數電壓傳輸特性測試電路01231234Ui/VUO/V&+5VUiUoVVABABCDE(2)TTL“與非”門的參數電壓傳輸特性典型值3.6V，2.4V為合格典型值0.3V，0.4V為合格輸出高電平電壓UOH輸出低電平電壓UOL輸出高電平電壓UOH和輸出低電平電壓UOLUO/V01231234Ui/VABDE低電平噪聲容限電壓UNL—保證輸出高電平電壓不低于額定值90%的條件下所允許疊加在輸入低電平電壓上的最大噪聲（或干擾）電壓。UNL=UOFF–UIL允許疊加干擾定量說明門電路抗干擾能力UOFF

UOFF是保證輸出為額定高電平的90%時所對應的最大輸入低電平電壓。0.9UOH輸入低電平電壓UIL01231234Ui/VUO/V輸入高電平電壓UIHAB高電平噪聲容限電壓UNH—保證輸出低電平電壓的條件下所允許疊加在輸入高電平電壓上的最大噪聲（或干擾）電壓。UNH=UIH–UON允許疊加干擾定量說明門電路抗干擾能力UON

UON是保證輸出為額定低電平時所對應的最小輸入高電平電壓。DE01231234Ui/VUO/V

指一個“與非”門能帶同類門的最大數目，它表示帶負載的能力。對于TTL“與非”門NO

8。輸入高電平電流IIH和輸入低電平電流IIL

當某一輸入端接高電平，其余輸入端接低電平時，流入該輸入端的電流，稱為高電平輸入電流IIH（A）。

當某一輸入端接低電平，其余輸入端接高電平時，流出該輸入端的電流，稱為低電平輸入電流IIL（mA）。扇出系數NO10

當某一輸入端接低電平，其余輸入端接高電平時，流出該輸入端的電流，稱為低電平輸入電流IIL（mA）。若要保證輸出為高電平，則對電阻值有限制RIIL<UNL&&Y11R平均傳輸延遲時間tpd50%50%tpd1tpd2TTL的tpd約在10ns~40ns，此值愈小愈好。輸入波形ui輸出波形uO8.3.3集電極開路門（OC門）為何要采用集電極開路門呢？

推拉式輸出電路結構存在局限性。首先，輸出端不能并聯使用。若兩個門的輸出一高一低，當兩個門的輸出端并聯以后，必然有很大的電流同時流過這兩個門的輸出級，而且電流的數值遠遠超過正常的工作電流，可能使門電路損壞。而且，輸出端也呈現不高不低的電平，不能實現應有的邏輯功能。

推拉式輸出級并聯的情況01很大的電流不高不低的電平：1/0?其次，在采用推拉式輸出級的門電路中，電源一經確定（通常規定為5V），輸出的高電平也就固定了（不可能高于電源電壓5V），因而無法滿足對不同輸出高電平的需要。集電極開路門（簡稱OC門）就是為克服以上局限性而設計的一種TTL門電路。

(1)電路結構：輸出級是集電極開路的。1．集電極開路門的電路結構和工作原理(2)邏輯符號：用“

”表示集電極開路。集電極開路的TTL與非門（a）電路（b）邏輯符號集電極開路(3)工作原理：當VT3飽和，輸出低電平UOL＝0.3V；當VT3截止，由外接電源E通過外接上拉電阻提供高電平UOH＝E。

因此，OC門電路必須外接電源和負載電阻，才能提供高電平輸出信號。(1)OC門的輸出端并聯，實現線與功能。RL為外接負載電阻。圖2-20OC門的輸出端并聯實現線與功能

Y1Y2Y000010100111Y1=ABY2=CD2.OC門的應用舉例用OC門實現電平轉換的電路

（2）用OC門實現電平轉換8.3.4三態輸出門電路（TS門）三態門電路的輸出有三種可能出現的狀態：高電平、低電平、高阻。何為高阻狀態？

懸空、懸浮狀態，又稱為禁止狀態。測電阻為∞，故稱為高阻狀態。測電壓為0V，但不是接地。因為懸空，所以測其電流為0A。(1)電路結構：增加了控制輸入端（Enable）。1．三態門的電路結構(2)工作原理：01截止Y＝ABEN=0時，電路為正常的與非工作狀態，所以稱控制端低電平有效。10導通1.0V1.0V截止截止懸空當EN=1時，門電路輸出端處于懸空的高阻狀態。控制端高電平有效的三態門(2)邏輯符號控制端低電平有效的三態門用“▽”表示輸出為三態。高電平有效低電平有效2．三態門的主要應用－實現總線傳輸要求各門的控制端EN輪流為高電平，且在任何時刻只有一個門的控制端為高電平。用三態門實現總線傳輸

如有8個門，則8個EN端的波形應依次為高電平，TSL門的應用：①作多路開關：E=0時，門G1使能，G2禁止，Y=A；E=1時，門G2使能，G1禁止，Y=B。②信號雙向傳輸：E=0時信號向右傳送，B=A；E=1時信號向左傳送，A=B。③構成數據總線：讓各門的控制端輪流處于低電平，即任何時刻只讓一個TSL門處于工作狀態，而其余TSL門均處于高阻狀態，這樣總線就會輪流接受各TSL門的輸出。1.TTL或非門

8.3.3TTL或非門、OC門和三態門電路

R

1A

R

1

R

1

B

R

4

V

CC

T

1A

T

2A

T

2

B

B

D

T

3

R

3

T

4

A

T1B

L

R

1A

R

1

R

1

B

R

4

V

CC

A

T

1A

T

2A

T

2

B

T

1B

B

D

L

T

3

R

3

T

4

TTL或非門的邏輯電路若二輸入端為低電平

0.9v0.2v0.2v0.9v3.6V

若A、B兩輸入端都為高電平

R

1A

R

1

R

1

B

R

4

V

CC

A

T

1A

T

2A

T

2

B

T

1B

B

D

L

T

3

R

3

T

4

2.1v3.6v3.6v2.1v0.3V

問題：若A、B兩輸入端中有一個為高電平，輸出L=?2.集電極開路門(OpenCollectorGate)

vOHvOLX

TTL

電路

TTL

電路

D

C

B

A

T

1

T

2

V

CC

R

P

L

A

B

C

D

&

)

(

)

(

CD

AB

L

=

V

CC

(5V)

R

c

4

130

W

R

c2

1.6k

W

R

b

2

1.6k

W

T

4

T

2

T

3

T

1

A

B

R

e

2

1k

W

D

集電極開路門上拉電阻Rp的計算

TTL

電路

TTL

電路

D

C

B

A

T

1

T

2

V

CC

L

R

P

在極限情況，上拉電阻Rp具有限制電流的作用。以保證IOL不超過額定值IOL(max)，故必須合理選用Rp的值。

另一方面，Rp的大小影響OC門的開關速度，Rp的值愈大，因而開關速度愈慢Rp(min)

集電極開路門上拉電阻Rp的計算舉例

例:設TTL與非門74LS01(OC)驅動八個74LS04(反相器)，試確定一合適大小的上拉電阻Rp，設VCC＝5V。解：從器件手冊查出得：VCC=5V，VOL(max)=0.4V，IOL(max)=8mA，IIL=400A，VIH(min)=2V,IIH=20A。IIL(total)=400A×8=3.2mA得

VCC=5V，IIH(total)=20A×8=0.16mA。

Rp的值可在985至18.75k,之間選擇,可選1k的電阻器為宜。所以

集電極開路門的缺點：由于OC門輸出不是推拉式(Totem)結構，電路的上升延遲很大，這是因為：T3退出飽和狀態很慢；對輸出負載電容的充電電流只能通過外接的RL來提供。因此，輸出波形的上升沿時間很大。

3.三態與非門(TSL)三態鉗位電路

R

1

R

2

R

4

V

CC

T4

L

T3

R3

T1

與非門

A

B

CS

T5

T6

T7

R5

R6

6

V

CC

D3.6V1.4V0.7V當CS=1時CS

數據輸入端

輸出端L

A

B

1

0

0

1

0

1

1

1

0

1

1

1

0

0三態與非門真值表

=AB當CS=0時0.2V0.9V低電平0.9V開路CS

數據輸入端輸出端LA

B

1

0

0

1

0

1

1

1

0

1

1

1

0

0

×

×

高阻

三態與非門真值表

A

B

CS

&

L

高電平使能CS=0

____

R

1

R

2

R

4

V

CC

T4

L

T3

R3

T1

與非門

A

B

CS

T5

T6

T7

R5

R6

6

V

CC

D=

=

高阻狀態與非功能

Z

L

AB

L

CS=1

另一種形式的三態與非門：CS

數據輸入端輸出端L

A

B

0

0

0

1

0

1

1

1

0

1

1

1

0

1

×

×

高阻

三態與非門真值表

低電平使能____

=

=

高阻狀態

與非功能

Z

L

AB

L

CS=1

CS=0

A

B

CS

&

L

三態與非門的應用：兩個三態門和總線相連電路1、2只能有一個處于正常態

若要求D1向BUS傳送，則應有：

若要求D2向BUS傳送，則應有：1BUS2三態與非門的應用：雙向傳輸當CS=0時，門1工作，門2禁止，數據從A送到B；當CS=1時，門1禁止，門2工作，數據從B送到A。8.3.3三態輸出“與非”門“0”控制端DET5Y

R3R5AB

R4R2R1T3T4T2+5VT11.電路導通1V1V截止截止當控制端為低電平“0”時，輸出Y處于開路狀態，也稱為高阻狀態。當控制端為高電平“1”時，實現正常的“與非”邏輯關系Y=A?B“1”控制端DET5Y

R3R5AB

R4R2R1T3T4T2+5VT1截止&YEBA邏輯符號0

高阻0

0

1

1

0

1

11

1

0

111

1

10表示任意態三態輸出“與非”狀態表ABEY輸出高阻功能表三態門應用：可實現用一條總線分時傳送幾個不同的數據或控制信號。“1”“0”“0”如圖所示：總線&A1B1E1&A2B2E2&A3B3E3A1

B11.電路有源負載&YCBA邏輯符號T5Y

R3AB

CR2R1T2+5VT1RLU

8.3.5集電極開路“與非”門電路(OC門)OC門的特點：1.輸出端可直接驅動負載如：Y&CBAKA+24VKA~2202.幾個輸出端可直接相聯&A1B1C1Y1&A2B2C2Y2&A3B3C3Y3URLY“1”“0”“0”“1”“線與”功能0

MOS門電路：以MOS管作為開關元件構成的門電路。