21、沒有人陪你走一輩子，所以你要適應孤獨，沒有人會幫你一輩子，所以你要奮斗一生。22、當眼淚流盡的時候，留下的應該是堅強。23、要改變命運，首先改變自己。24、勇氣很有理由被當作人類德性之首，因為這種德性保證了所有其余的德性。--溫斯頓．丘吉爾。25、梯子的梯階從來不是用來擱腳的，它只是讓人們的腳放上一段時間，以便讓別一只腳能夠再往上登。EDA技術應用的項目12電子課件.EDA技術應用的項目12電子課件.21、沒有人陪你走一輩子，所以你要適應孤獨，沒有人會幫你一輩子，所以你要奮斗一生。22、當眼淚流盡的時候，留下的應該是堅強。23、要改變命運，首先改變自己。24、勇氣很有理由被當作人類德性之首，因為這種德性保證了所有其余的德性。--溫斯頓．丘吉爾。25、梯子的梯階從來不是用來擱腳的，它只是讓人們的腳放上一段時間，以便讓別一只腳能夠再往上登。EDA技術應用的項目12電子課件.《EDA技術應用》課程課件項目十二DDS信號源的設計一、項目描述了解數字頻率合成(DDS)工作原理。掌握DDS合成器三個主要模塊：頻率控制寄存器、高速相位累加器和正弦查找表。本項目是采用ALTERA公司的Cyclone系列FPGA芯片利用直接數字頻率合成的原理，實現一個頻率、幅度、相位可調的正弦波信號發生器。1.項目任務《EDA技術應用》課程課件項目十二DDS信號源的設計

一、項目描述了解數字頻率合成(DDS)工作原理。掌握DDS合成器三個主要模塊：頻率控制寄存器、高速相位累加器和正弦查找表。本項目是采用ALTERA公司的Cyclone系列FPGA芯片利用直接數字頻率合成的原理，實現一個頻率、幅度、相位可調的正弦波信號發生器。1.項目任務一、項目描述2.項目目標序號類別目標一知識點了解DDS的實現原理了解DDS系統功能的各種要求掌握實現DDS系統的各模塊功能掌握VHDL語言和C語言的協同設計原理掌握調用LPM模塊的方法二技能會利用LPM模塊進行設計能使用VHDL語言和C語言進行協同設計能使用QuartusII軟件的對設計電路進行功能仿真使用QuartusII軟件下載設計文件到學習開發板學習開發板的調試三職業素養學生的溝通能力及團隊協作精神良好的職業道德質量、成本、安全、環保意識二、項目資訊可編程邏輯器件概述FPGA與CPLDPLD開發軟件可編程邏輯器件的設計應用流程數字頻率合成(DDS)工作原理

LPM模塊的調用方法（前四項參見專題課件相應內容）

六項內容二、項目資訊包括設計準備、設計輸入、設計處理和器件編程四個步驟相應的功能仿真（前仿真）、時序仿真（后仿真）和器件測試三個設計驗證過程。

可編程邏輯器件的設計應用流程三、項目分析1.信號產生的方法RC振蕩器：頻率穩定度不高LC振蕩器：頻率穩定度不高石英晶體振蕩器：頻率穩定度高，但頻率調節困難

三、項目分析1.信號產生的方法頻率穩定度高，但頻率很難連續步進三、項目分析1.信號產生的方法DDS(DirectDigitalSynthesizer)即直接數字合成器，是一種新型的頻率合成技術，具有較高的頻率分辨率，可以實現快速的頻率切換，并且在改變頻率的同時能夠保持相位的連續，很容易實現頻率、相位和幅值的數控調制。因此，在現代電子系統及設備的頻率源設計中，尤其在通信領域，DDS應用越來越廣泛。三、項目分析對于一個頻率為的正弦信號，可以用下式來描述：2.直接數字頻率合成的原理其相位：將正弦信號的相位和幅值均轉化為數字量用頻率為的基準時鐘對正弦信號進行抽樣將2π切割成2N等份作為最小量化單位，從而得到△θ的數字量M為：三、項目分析2.直接數字頻率合成的原理當M取1時，可以得到輸出信號的最小頻率步進為：三、項目分析2.直接數字頻率合成的原理

由于正弦函數為非線性函數，很難實時計算，一般通過查表的方法來快速獲得函數值。DDS正弦信號發生器原理框圖：三、項目分析2.直接數字頻率合成的原理三、項目分析3.系統設計思路FPGA的技術方案三、項目分析4.技術指標設計要求如下：（1）產生正弦波波形；（2）輸出信號頻率范圍0Hz~4MHz，頻率步進間隔為10KHz或100KHz可選；設計4個按鍵用來控制頻率增減，用數碼管顯示頻率值。（3）輸出信號幅值范圍0~5V（峰—峰值），波形幅值和相位可調。四、項目實施微機一臺（WindowsXP系統、安裝好QuartusⅡ5.0等相關軟件）EDA學習開發板一塊USB電源線一條ISP下載線一條。硬件平臺準備四、項目實施——1.方案設計四、項目實施——1.方案設計硬件電路詳細設計高速D/A轉換電路設計FPGA內部邏輯設計

濾波電路的設計信號放大電路的設計驅動電路的設計四、項目實施——2.DDS子系統設計DDS子系統參數的確定（1）輸出帶寬當頻率控制字M=1時，輸出信號的最低頻率為

fomin=fclk/2N式中，fclk為系統時鐘頻率，N為相位累加器的位數。當N取值很大時，最低輸出頻率可以達到很低，甚至可以認為DDS的最低頻率為零頻。DDS的最高輸出頻率由系統時鐘頻率和一個周期波形采樣點數決定。當系統時鐘頻率為，采樣點數為X，則最高輸出頻率為

fomax=fclk/X

四、項目實施——2.DDS子系統設計（2）頻率穩定度。DDS信號的頻率穩定度等同于外部時鐘信號的頻率穩定度。由于外部時鐘信號一般采用晶體振蕩器，因此，DDS信號頻率可以達到很高的穩定度。（3）頻率分辨率。頻率分辨率由下式決定：如果參考時鐘頻率取40MHz，相位累加器位數取32，可求得最小頻率步進值為：四、項目實施——2.DDS子系統設計DDS子系統參數的確定（1）系統時鐘頻率：40MHz；（2）頻率控制字的位寬：32位；（3）相位累加器的位寬：32位；（4）波形存儲器的地址位寬：10位；（5）波形存儲器的數據位寬：10位。最小頻率步進值四、項目實施——2.DDS子系統設計DDS子系統頂層原理圖四、項目實施——2.DDS子系統設計頻率字設定及顯示模塊

ADD_SUB_8BIT模塊功能：實現8位的加減法計算，每來一個脈沖模塊自加一或自減一。模塊通過輸出控制數碼管將頻率值顯示出來。本模塊包括一個8位的LPM_ADD_SUB(加減模塊)和8位的LPM_FF（觸發器模塊）。ADD_SUB_32BIT模塊功能：實現32位的加減法計算，每來一個脈沖模塊自加或自減100KHz頻率。本模塊包括一個32位的LPM_ADD_SUB(加減模塊)和32位的LPM_FF（觸發器模塊）。四、項目實施——2.DDS子系統設計Addsub32模塊設計本模塊中使用了兩個LPM模塊，分別是ADD_SUB_32BIT(加減模塊)，DFF_32（觸發器模塊）四、項目實施——2.DDS子系統設計LPM_ADD_SUB模塊的調用（1）新建一個電路原理圖文件（2）在原理圖中空白處雙擊，出現下面對話框，點擊圖中紅色標記按鈕。四、項目實施——2.DDS子系統設計LPM_ADD_SUB模塊的調用（3）分別點擊紅色標記處按鈕，進入LPM模塊選擇界面。（4）選中紅色標記中的LPM_ADD_SUB模塊，并給模塊命名，進入下一界面。四、項目實施——2.DDS子系統設計LPM_ADD_SUB模塊的調用（5）本界面是設定模塊的輸入位數，由于要實現32位的加減法計算，所以選擇32位。計算模式選擇加減共存模式，并通過add_sub輸入端選擇，輸入為1時是加法模式，0為減法模式。四、項目實施——2.DDS子系統設計LPM_ADD_SUB模塊的調用（6）由于需要設計的模塊功能是每觸發一次，就作一次加法或減法運算，并且值固定是增加或減少100KHz。通過計算得：將此值固定在B輸入端。四、項目實施——2.DDS子系統設計LPM_ADD_SUB模塊的調用（7）向模塊中添加一個clock信號，用來控制模塊的動作，每來一個上升沿，就作一次加減法。到此本模塊的設定基本完成，一直點擊next，直到最后點擊finish，完成模塊的設計。四、項目實施——2.DDS子系統設計LPM_FF模塊的調用（1）新建一個電路原理圖文件（2）在原理圖中空白處雙擊，出現下面對話框，點擊圖中紅色標記按鈕。四、項目實施——2.DDS子系統設計LPM_FF模塊的調用（3）分別點擊紅色標記處按鈕，進入LPM模塊選擇界面。（4）選中紅色標記中的LPM_FF模塊，并給模塊命名，進入下一界面。四、項目實施——2.DDS子系統設計LPM_FF模塊的調用（5）本界面是設定模塊的輸入位數，所以選擇32位。觸發器模式選擇D觸發器。到此本模塊的設定基本完成，一直點擊next，直到最后點擊finish，完成模塊的設計。四、項目實施——2.DDS子系統設計分頻模塊（ALTPLL模塊的調用）（1）新建一個電路原理圖文件（2）在原理圖中空白處雙擊，出現下面對話框，點擊圖中紅色標記按鈕。四、項目實施——2.DDS子系統設計分頻模塊（ALTPLL模塊的調用）（3）分別點擊紅色標記處按鈕，進入LPM模塊選擇界面。（4）選中紅色標記中的ALTPLL模塊，并給模塊命名，進入下一界面。四、項目實施——2.DDS子系統設計分頻模塊（ALTPLL模塊的調用）（5）由于實驗板上的晶振頻率是50MHz，所以在輸入clock0框中填入50。四、項目實施——2.DDS子系統設計分頻模塊（ALTPLL模塊的調用）（6）按紅色中的要求選擇復選框。四、項目實施——2.DDS子系統設計分頻模塊（ALTPLL模塊的調用）（7）由于設計需要40MHz的時鐘信號，所以我們利用ALTPLL模塊實現了一個0.8分頻。到此本模塊的設定基本完成，一直點擊next，直到最后點擊finish，完成模塊的設計。四、項目實施——2.DDS子系統設計累加器（ACC）模塊（1）libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;useieee.std_logic_arith.all;entityacctestis port(clk:instd_logic; freqin:instd_logic_vector(31downto0); phasein:instd_logic_vector(31downto0);accout:outstd_logic_vector(9downto0) );endacctest;四、項目實施——2.DDS子系統設計累加器（ACC）模塊（2）architecturebehavofacctestissignalacc:std_logic_vector(31downto0);signalfreq:std_logic_vector(31downto0);signalphase:std_logic_vector(31downto0);signalq:std_logic_vector(31downto0);beginprocess(clk) begin if(clk'eventandclk='0')then freq<=freqin; phase<=phasein; acc<=acc+freq; endif; q<=acc+phase; accout<=q(31downto22); endprocess;endbehav;四、項目實施——2.DDS子系統設計C語言生成正弦函數關系數據

#include<stdio.h>#include"math.h"main(){inti;floats;for(i=0;i<1024;i++){s=sin(atan(1)*8*i/1024);printf("%d:%d;\n",i,(int)((s+1)*1023/2));}}在TURBOC中編譯此段程序，并生成EXE文件，然后在DOS下運行生成的EXE文件，在執行DOS命令：SIN_ROM>SIN_ROM.mif，生成mif文件，再加上mif文件的頭部說明，就建成了一張正弦函數關系表。四、項目實施——2.DDS子系統設計正弦函數關系表

WIDTH=10;DEPTH=1024;ADDRESS_RADIX=DEC;DATA_RADIX=DEC;CONTENTBEGIN0:511;1:514;2:517;3:520;4:524;5:527;6:530;7:533;8:536;9:539;10:542;11:545;12:549;13:552;14:555;15:558;……mif文件的頭部說明四、項目實施——2.DDS子系統設計ROM模塊的調用

（1）新建一個電路原理圖文件（2）在原理圖中空白處雙擊，出現下面對話框，點擊圖中紅色標記按鈕。四、項目實施——2.DDS子系統設計ROM模塊的調用（3）分別點擊紅色標記處按鈕，進入LPM模塊選擇界面。（4）選中紅色標記中的ROM模塊，并給模塊命名，進入下一界面。四、項目實施——2.DDS子系統設計ROM模塊的調用（5）本設計中ROM的地址線需要10條，數據線需要10條，所以按照紅色標記選擇參數。四、項目實施——2.DDS子系統設計ROM模塊的調用（6）按照紅色標記選擇參數。四、項目實施——2.DDS子系統設計ROM模塊的調用（7）將生成的mif格式的正弦函數關系表導入到ROM中。到此本模塊的設定基本完成，一直點擊next，直到最后點擊finish，完成模塊的設計。四、項目實施——3.高速A/D轉換電路設計

高速D/A轉換器——AD7533四、項目實施——4.模擬子系統設計D/A轉換電路四、項目實施——4.模擬子系統設計濾波電路四、項目實施——4.模擬子系統設計放大及驅動電路增益可調放大電路差分放大電路驅動電路四、項目實施——5.波形仿真波形仿真結果

波形圖中：CLK的頻率為40M，此時設定的頻率字freqin為40000，所以此時能產生40KHz的正弦波形。初相位phasein設定為3，即初相位為 Sinout輸出的是ROM的地址，通過輸出地址可在ROM中查詢出對應的正弦波的模擬值。四、項目實施——6.測試結果100kHz正弦波四、項目實施——6.測試結果1MHz正弦波四、項目實施5.硬件電路調試及排故

電路調試：

撥動撥碼開關SWD0，并按KEY0鍵提高或降低頻率，觀察示波器波形。故障分析及排除：

在確認學習開發板無故障的前提下： 1．無論怎樣撥動撥碼開關和按鍵，數碼管均沒有顯示。出現這種情況，很可能是管腳沒有分配好，或者分配了管腳，但是沒有重新編譯，這是大多數同學容易犯得毛病。2．按動按鍵，數碼管顯示數字不正確。出現這種情況，首先應檢查電路設計是否有誤，再檢查管腳分配是否正確。五、項目評價與總結提高考核點及占項目分值比建議考核方式評價標準優良及格1．根據項目要求完成資訊并制訂行動方案（15%）教師評價+互評能根據項目要求很好地完成資訊及學習，能制訂合理的行動計劃，計劃詳細。能根據項目要求完成資訊及學習，能制訂合理的行動計劃。能根據項目要求完成資訊及學習，能制訂合理的行動計劃2．詳細設計（20%）教師評價+互評DDS軟硬件設計正確，項目方案可實施。DDS軟硬件設計基本正確，項目方案需要調整。DDS軟硬件設計思路基本正確，但有一定缺陷。3．操作實施（30%）教師評價+自評能正確使用QuartusII軟件綜合、編譯、仿真并下載程序到學習板，能正確調試電路，