高二物理競賽課件電路中組合可編程邏輯器件_第1頁
高二物理競賽課件電路中組合可編程邏輯器件_第2頁
高二物理競賽課件電路中組合可編程邏輯器件_第3頁
高二物理競賽課件電路中組合可編程邏輯器件_第4頁
高二物理競賽課件電路中組合可編程邏輯器件_第5頁
已閱讀5頁，還剩7頁未讀， 繼續免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

電路中組合可編程邏輯器件

電路中組合可編程邏輯器件PLD的結構、表示方法及分類組合邏輯電路的PLD實現超前進位加法器74LS283的應用例1.用兩片74LS283構成一個8位二進制數加法器。在片內是超前進位，而片與片之間是串行進位。8421碼輸入余3碼輸出1100例.用74283構成將8421BCD碼轉換為余3碼的碼制轉換電路。8421碼余3碼000000010010001101000101+0011+0011+0011CO減法運算

在實際應用中，通常是將減法運算變為加法運算來處理，即采用加補碼的方法完成減法運算。若n位二進制的原碼為N原，則與它相對應的2的補碼為

N補=2N

N原

補碼與反碼的關系式

N補=N反+1 設兩個數A、B相減，利用以上兩式可得A

B=A+B補2n=A+B反+12n1）AB

0的情況。2）AB

<0的情況。

結果表明，在A–B

0時，如加補進位信號為1，所得的差就是差的原碼。在A–B

<0時，如加補的進位信號為0，所得的差是差絕對值的補碼。A=0101，B=0001A=0001，B=0101

10100

01100

0110輸出為原碼的4位減法運算邏輯圖4.5組合可編程邏輯器件可編程邏輯器件是一種可以由用戶定義和設置邏輯功能的器件。該類器件具有邏輯功能實現靈活、集成度高、處理速度快和可靠性高等特點。4.5.1PLD的結構、表示方法及分類與門陣列或門陣列乘積項和項PLD主體輸入電路輸入信號互補輸入輸出電路輸出函數反饋輸入信號

可由或陣列直接輸出，構成組合輸出；通過寄存器輸出，構成時序方式輸出。1、PLD的基本結構與門陣列或門陣列乘積項和項互補輸入2.

PLD的邏輯符號表示方法(1)

連接的方式(2)基本門電路的表示方式F1=A?B?C與門或門ABC

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論