FPGA設(shè)計與應用_大連理工大學中國大學mooc課后章節(jié)答案期末考試題庫2023年關(guān)于always語句說法不正確的是（）。

參考答案:

always語句一定綜合成觸發(fā)器。

下列VerilogHDL標識符錯誤的是（）。

參考答案:

16_bitss

最適合做開關(guān)級建模的語言是（）。

參考答案:

VerilogHDL

VerilogHDL的常量不包括（）。

參考答案:

枚舉型

XilinxFPGA芯片的核心資源不包括（）。

參考答案:

Flash

不屬于ChipScopePro工具的部分是（）。

參考答案:

XPower

關(guān)于MicroBlaze處理器說法錯誤的是（）。

參考答案:

MicroBlaze和PowerPC一樣固化在FPGA芯片中

關(guān)于assign語句說法不正確的是（）。

參考答案:

assign語句有可能綜合成觸發(fā)器。

關(guān)于LUT說法錯誤的是（）。

參考答案:

不可以直接對LUT原語進行例化。

關(guān)于BlockRam說法正確的是（）。

參考答案:

BlockRam的深度和位寬是可以配置的。

關(guān)于ModelSim行為仿真說法錯誤的是（）。

參考答案:

只能例化一個源文件的頂層Module。

語句`timescale1ns/1ps中，仿真的精度是。

參考答案:

1ps##%_YZPRLFH_%##ps

下列語句書寫是合法的，并且描述了一個四路選通器。assignMux=(S==0)?A:'bz;assignMux=(S==1)?B:'bz;assignMux=(S==2)?C:'bz;assignMux=(S==3)?D:'bz;

參考答案:

正確

不屬于用戶約束文件（.ucf文件）所包含內(nèi)容的是（）。

參考答案:

物理約束

在VerilogHDL中，錯誤的整數(shù)表示是（）。

參考答案:

4’2000

形如always@(posedgeClkornegedgeRst)…語句中，使用的復位方式稱為復位。（同步or異步）

參考答案:

異步

假定一條總線Control_Bus[15:0]，編寫賦值語句將總線分為兩條總線：Abus[0:9]和Bbus[6:1]，正確的是（）。

參考答案:

assignAbus=Control[15:6];assignBbus=Control[5:0];_assignAbus[0:9]=Control[15:6];assignBbus[6:1]=Control[5:0];

關(guān)于if和case語句說法不正確的是（）。

參考答案:

case比if的面積小。

編寫表達式，執(zhí)行算術(shù)移位，將Qparity中包含的8位有符號數(shù)算術(shù)移位，其中Qparity[7]=1,正確的是（）。

參考答案:

算術(shù)右移：{1'b1,Qparity[7],Qparity[6:1]}算術(shù)左移：{Qparity[6],Qparity[5:0],1'b0}

關(guān)于邏輯運算符說法不準確的是（）。

參考答案:

邏輯非（!）與一元非（~）用法完全相同。

關(guān)于端口說法正確的是（）。

參考答案:

缺省的端口類型是wire型。

當端口懸空時，即端口沒有被連接時，端口的值正確的是（）。

參考答案:

模塊的輸入端口懸空，值為高阻態(tài)z；模塊的輸出端口懸空，表示該輸出端口廢棄不用。

在always和initial語句中不可以使用的語句是（）。

參考答案:

模塊例化語句

ModelSimSE進行VerilogHDL仿真驗證非必須的仿真庫是（）。

參考答案:

std_ver

引起電路建立時間不足的信號路徑稱為路徑。

參考答案:

關(guān)鍵

FPGA的仿真環(huán)節(jié)不包括是（）。

參考答案:

在線仿真

不屬于ChipScopePro工具的部分是（）。

參考答案:

XPower

FPGA的配置模式不包括（）。

參考答案:

主從模式

ISE中使用功能型IPCore包括哪種方式？

參考答案:

以上三種都包括

下列哪個廠商不是FPGA的制造商（）。

參考答案:

E-ELEMENTS

關(guān)于ModelSim功能仿真說法錯誤的是（）。

參考答案:

忽略源代碼中的時延語句

ModelSim軟件是一款強大的仿真軟件，具有速度快、精度高和便于操作的特點，此外還具有代碼分析能力，可以看出不同代碼段消耗資源的情況，其功能側(cè)重于編譯和仿真，但不能制定編譯的器件和下載配置的能力，所以需要和ISE等軟件關(guān)聯(lián)使用。

參考答案:

正確

下列不符合可綜合設(shè)計的描述方法（）。

參考答案:

使用阻塞賦值，使得行為描述語句內(nèi)實現(xiàn)并行化。

語句`timescale1ns/1ps中，仿真的精度是。

參考答案:

1ps

FPGA的配置模式不包括（）。

參考答案:

主從模式

表達式的5'bx110的位模式正確的是（）。

參考答案:

xx110

面向Virtex-7系列的Xilinx集成開發(fā)環(huán)境叫做。

參考答案:

Vivado

使用IP核，工程中只需要包含.xco或者.xaw文件。

參考答案:

錯誤

用戶約束包括__________、引腳約束和面積約束。

參考答案:

時序約束

Verilog代碼后，首現(xiàn)針對代碼建模進行仿真，并考慮電路的實現(xiàn)因素，該仿真環(huán)節(jié)叫做。

參考答案:

功能仿真##%_YZPRLFH_%##前仿真##%_YZPRLFH_%##行為仿真##%_YZPRLFH_%##BehavioralSimulation##%_YZPRLFH_%##Behavioralsimulation##%_YZPRLFH_%##behavioralsimulation

ChipScope軟件包含_______、核插入器（CoreGenerator）、分析儀（Analyzer）等組件，支持普通FPGA設(shè)計以及基于FPGA的嵌入式、SOC系統(tǒng)。

參考答案:

核生成器##%_YZPRLFH_%##CoreInsert##%_YZPRLFH_%##核生成器（CoreInsert）

下列從標量變量A，B，C和D中產(chǎn)生總線BusQ[0:3]的表達式正確的是（）。

參考答案:

assignBusQ={A,B,C,D};

不屬于FPGA設(shè)計流程中的仿真環(huán)節(jié)是（）。