浙江大學(xué)碩士學(xué)位論文表48可見，同樣的模塊在高性能平臺上綜合后可以有更高的運行頻率，一般在高性能平臺上綜合后最高運行頻率是MPEG-4系統(tǒng)的1.8-2.0倍左右，這對編解碼器的開發(fā)，尤其對開發(fā)高端的高分辨率，高運算復(fù)雜度的視頻編解碼器開發(fā)非常重要，因為它們需要運行在更高的頻率上以便處理更大量的數(shù)據(jù)。而且高性能平臺綜合后占用的FPGA資源也比MPEG-4系統(tǒng)稍小，考慮到高性能平臺本身的FPGA資源已經(jīng)是MPEG-4系統(tǒng)的1.7倍，因此其更適合開發(fā)大型的視頻編解碼器。另外從綜合結(jié)果來看，0.18μm標(biāo)準(zhǔn)單元庫的綜合結(jié)果綜合后的邏輯面積的值（去除掉RAM和連線面積以后）與高性能平臺的綜合結(jié)果（占用的FPGASlices）之間的比例大概在110～130之間。在模塊規(guī)模較大或整個解碼器進行綜合時，這個比例會較接近120。RAM的面積(RAMArea)可以通過對單元庫中取代實際使用RAM的標(biāo)準(zhǔn)RAM單獨綜合得到。另外，從DC的綜合報告中可見，連線面積大約為單元面積的10倍左右。因此高性能視頻開發(fā)驗證平臺可以通過視頻編解碼器在這樣的限制條件下占用的FPGASlices，來大概推算0.18μm單元庫的綜合面積(CoreArea)：；這樣就可以在FPGA驗證階段大概推斷最終生產(chǎn)流片的ASIC核的面積，以便提前了解成本、可行性等信息，可以提前對設(shè)計進行調(diào)整，因此具有相當(dāng)?shù)膶嵱脙r值。4.4本章小節(jié)本章主要介紹了基于高性能視頻開發(fā)驗證平臺進行的設(shè)計。在第一部分中，介紹了基于平臺的AVSD1解碼器設(shè)計，這一設(shè)計可以滿足AVSD1（720×576，4:2:0）圖像的實時解碼。在介紹了解碼器的內(nèi)部結(jié)構(gòu)設(shè)計后，闡述了利用平臺進行解碼器的開發(fā)過程，可見平臺在開發(fā)過程中可以做為一個非常好的開發(fā)設(shè)計環(huán)境和原型驗證系統(tǒng)。這一設(shè)計充分利用了平臺的各項應(yīng)用接口模塊資源，從而提高了開發(fā)效率，最終解碼器只占用了平臺平均不到1/5的資源，還能夠提供非常大的空間供進一步開發(fā)。第二部分詳細介紹了平臺上實現(xiàn)AVS標(biāo)準(zhǔn)運動矢量預(yù)測模塊AGU的設(shè)計，在介紹了AVS中運動矢量預(yù)測的相關(guān)的背景和算法后，闡述了AGU模塊的硬件結(jié)構(gòu)設(shè)計和功能劃分，其中提出了一個乘法器復(fù)用結(jié)構(gòu)可以節(jié)省硬件資源。接著我們對AGU模塊進行了純軟件環(huán)境的模擬與仿真，該仿真包括行為級仿真和門級仿真，去除了其內(nèi)部邏輯和外部數(shù)據(jù)讀寫的錯誤；DDR接口的軟件仿真驗證可以在調(diào)整設(shè)計以DDR為外存儲器時進行驗證。對AGU模塊進行的實現(xiàn)后驗證可以確定其在平臺硬件上與相關(guān)接口、部件等協(xié)同工作時的正確性。在54MHZ時鐘下，最終實現(xiàn)了輸出的數(shù)據(jù)與標(biāo)準(zhǔn)數(shù)據(jù)比對的一致性，從而驗證了AGU模塊完全可以在平臺上實現(xiàn)其預(yù)定功能，最后的一節(jié)給出了AGU模塊在平臺的綜合結(jié)果。第三部分將AVSD1解碼器以及其各個子模塊在MPEG-4編解碼芯片開發(fā)系統(tǒng)、高性能視頻開發(fā)驗證平臺和SMIC0.18μm單元庫三者之間進行了統(tǒng)一的約束條件下綜合后的比較結(jié)果。從結(jié)果可見，同樣的模塊在高性能平臺上可以得到近2倍于MPEG-4系統(tǒng)綜合后運行頻率且占用了更少的硬件資源，這對開發(fā)高分辨率，高運算復(fù)雜度的視頻編解碼器尤為重要；最后我們從綜合結(jié)果中得出了大概推斷從FPGA設(shè)計使用的資源轉(zhuǎn)換為ASIC流片時核面積的大小的方法，可以在FPGA驗證階段大概推斷最終生產(chǎn)流片的ASIC核的面積，以便提前了解成本、可行性等信息，可以提前對設(shè)計進行調(diào)整，有相當(dāng)?shù)膶嵱脙r值。

總結(jié)與展望視頻編解碼技術(shù)在日新月異的飛速發(fā)展，為了迎合高速發(fā)展的多媒體和集成電路技術(shù)，現(xiàn)在的VLSI開發(fā)需要大大縮短其開發(fā)周期以提高競爭地位。一般來說，隨著某個高級視頻解碼標(biāo)準(zhǔn)的提出，總會在第一時間有相應(yīng)的硬件解碼器結(jié)構(gòu)。FPGA原型驗證開發(fā)系統(tǒng)由于其相對于ASIC有著前期設(shè)計成本低，回避設(shè)計風(fēng)險，且批量較小時成本大大低于ASIC，因此在視頻編解碼系統(tǒng)開發(fā)中有著極大的應(yīng)用空間。隨著高要求的視頻編解碼器的開發(fā)需要和視頻編解碼器算法復(fù)雜度越來越高，對于高性能的FPGA原型驗證開發(fā)系統(tǒng)的需求也越來越大。本文第二章介紹了面向MPEG-4ASP@L5為設(shè)計目標(biāo)的MPEG-4編解碼芯片開發(fā)系統(tǒng)的系統(tǒng)結(jié)構(gòu)與模塊設(shè)計，它是高性能視頻開發(fā)驗證平臺的設(shè)計基礎(chǔ)。隨后介紹了在該系統(tǒng)上成功開發(fā)的MPEG-4專用結(jié)構(gòu)視頻解碼器系統(tǒng)以及最后成功流片的MPEG-4專用結(jié)構(gòu)視頻解碼芯片。然后還介紹為了測試MPEG-4專用解碼芯片的功能設(shè)計的驗證系統(tǒng)，其設(shè)計為MPEG-4專用ASIC芯片測試提供了強大支持，包括各種ASIC正常工作的資源環(huán)境，可編程邏輯，以及更換ASIC芯片的便利性等等。這一章的最后闡述了MPEG-4編解碼芯片開發(fā)系統(tǒng)在可編程邏輯硬件資源、外存儲器容量和帶寬、輸入輸出帶寬、測試手段和應(yīng)用模塊等方面存在的缺陷和不足。在第三章中介紹了高性能視頻開發(fā)驗證平臺的設(shè)計，其設(shè)計目標(biāo)為H.264high4:4:4@4AVSJizhun@6.2等等高端的視頻編解碼器的開發(fā)，支持1920*1080（4：4：4）的分辨率，并有著相當(dāng)廣泛的應(yīng)用領(lǐng)域。在平臺硬件系統(tǒng)方面，采用了大容量高速的FPGA器件，從而解決了原有系統(tǒng)在可編程邏輯硬件資源方面的限制；整合了大容量高速外存儲器，解決了視頻圖像的存儲容量和數(shù)據(jù)帶寬限制；建立了高速的USB2.0作為輸入輸出，解決了原有系統(tǒng)在輸入輸出數(shù)據(jù)方面的不足，為高分辨率視頻圖像碼流的輸入輸出提供了足夠的帶寬；提供DDR,SDRAM,SRAM三種外存儲器可供選擇，增加了平臺設(shè)計的靈活性、兼容性和實用性；提供了穩(wěn)定可靠的電源解決方案，以保證平臺各部分復(fù)雜的電源需求；最后，提供豐富的輸入輸出和測試端口，為外接各種測試儀器設(shè)備提供了極大的方便。平臺設(shè)計充分考慮到板載高速信號的特點，根據(jù)了平臺PCB制作工藝的特征阻抗，給出了平臺上PCB走線的具體規(guī)則，以達到最佳的信號完整性。我們?yōu)槠脚_設(shè)計的各個接口應(yīng)用模塊，涵蓋了從USB、RS232等等數(shù)據(jù)輸入輸出接口到DDR、SDRAM的存儲器接口等幾乎平臺所有實用功能的應(yīng)用模塊，給設(shè)計開發(fā)過程帶來了極大的便利。以上這些設(shè)計給平臺帶來了高性能的特點，同時有完善的應(yīng)用模塊和測試手段工具支持，提高了開發(fā)效率，并在保持了平臺兼容性和擴展性的同時，盡可能壓低了成本。本文的第四章主要介紹了基于高性能視頻開發(fā)驗證平臺進行的設(shè)計。在第一節(jié)中，介紹了基于平臺的可以滿足AVSD1（720×576，4:2:0）圖像的實時解碼AVSD1解碼器設(shè)計，闡述了利用平臺進行解碼器的開發(fā)過程，這一設(shè)計充分利用了平臺的各項應(yīng)用接口模塊資源，從而提高了開發(fā)效率，最終解碼器只占用了平臺平均不到1/5的資源，還能夠提供非常大的空間供進一步開發(fā)。第二節(jié)詳細介紹了平臺上實現(xiàn)AVS標(biāo)準(zhǔn)運動矢量預(yù)測模塊AGU的設(shè)計，在介紹了AVS中運動矢量預(yù)測的相關(guān)的背景和算法后，闡述了AGU模塊的硬件結(jié)構(gòu)設(shè)計和功能劃分。接著介紹對AGU模塊進行了純軟件環(huán)境的模擬與仿真和DDR接口的軟件仿真驗證的方法，它們可以去除模塊內(nèi)部的邏輯錯誤。然后對AGU模塊進行的實現(xiàn)后驗證可以確定其在平臺硬件上與相關(guān)接口、部件等協(xié)同工作時的正確性。在54MHZ時鐘下，最終實現(xiàn)了輸出的數(shù)據(jù)與標(biāo)準(zhǔn)數(shù)據(jù)比對的一致性，從而驗證了AGU模塊完全可以在平臺上實現(xiàn)其預(yù)定功能。最后的一節(jié)給出了AGU模塊在平臺的綜合結(jié)果。第三節(jié)將AVSD1解碼器以及其各個子模塊在MPEG-4編解碼芯片開發(fā)系統(tǒng)、高性能視頻開發(fā)驗證平臺和SMIC0.18μm單元庫三者之間進行了統(tǒng)一的約束條件下綜合后的比較結(jié)果。從結(jié)果可見，同樣的模塊在高性能平臺上可以得到近2倍于MPEG-4系統(tǒng)綜合后運行頻率且占用了更少的硬件資源，這對開發(fā)高分辨率，高運算復(fù)雜度的視頻編解碼器尤為重要；最后我們從綜合結(jié)果中得出了一個可以大概推斷從FPGA設(shè)計使用的資源轉(zhuǎn)換為ASIC流片時核面積的大小的方法，這一結(jié)果可以在FPGA驗證階段大概推斷最終生產(chǎn)流片的ASIC核的面積，以便提前了解成本、可行性等信息，可以提前對設(shè)計進行調(diào)整，有相當(dāng)?shù)膶嵱脙r值。 由于時間有限，本文所進行的某些研究還不夠全面和深入，平臺本身尚處于制造階段。其他的一些不足例如平臺的視頻輸入接口和USB接口的輸出功能還未能調(diào)試成功，還未利用平臺進行高端的視頻編解碼器的開發(fā)研究等等，有待今后進一步的工作和深入研究。

參考文獻李儆，“基于FPGA的MPEG-4編解碼芯片開發(fā)系統(tǒng)設(shè)計研究”，碩士學(xué)位論文，浙江大學(xué)，2003姚慶棟，徐孟俠等，“圖像編碼基礎(chǔ)”(

修訂版)，浙江大學(xué)出版社裴智勇，張春紅，H.26x與MPEG-x，電信工程技術(shù)與標(biāo)準(zhǔn)化，2005.2ISO/IEC13818-2:2000Informationtechnology--Genericcodingofmovingpicturesandassociatedaudioinformation:VideoISO/IEC11172-2:1993Informationtechnology--Codingofmovingpicturesandassociatedaudiofordigitalstoragemediaatuptoabout1,5Mbit/s--Part2:VideoMPEG-4videoverificationmodelversion16.0.Doc.ISO/IECJTC1/SC29/WG11,CodingofMovingPicturesandAudio.2000ITU-TDraftTextofRecommendationH.263Version2(“H.263+”)forDecisionITU-TDraftfor“H.263++”AnnexesU,V,andWtorecommendationH.263數(shù)字音視頻編解碼技術(shù)標(biāo)準(zhǔn)工作組.信息技術(shù)先進音視頻編碼(第二部分：視頻)，2003樓劍,陸亮,虞露,董潔,H.264標(biāo)準(zhǔn)的特點及其改進研究,電視技術(shù),2003No.6鐘林鋼,虞露,MPEG-4視頻解碼器系統(tǒng)設(shè)計與實現(xiàn),江南大學(xué)學(xué)報（自然科學(xué)版），2004Vol.3No.6ITU-TSG16.DraftcallforproposalsforH.26LvideocodingITU-TVCEGSG16,1998虞露.AVS-視頻技術(shù)概述.中國多媒體視訊,2004(1).虞露，胡倩，易峰.AVS視頻的技術(shù)特征.數(shù)字電視與數(shù)字視頻.2005（7）ISO/IECInternationalStandard14496-10:2003,“InformationTechnology-CodingofAudio-visualObjects-Part10:AdvancedVideoCoding”.BinSheng;WenGao;DiWu,Aplatform-basedarchitectureofloopfilterforAVS,SignalProcessing,2004.Proceedings.ICSP'04.20047thInternationalConferenceonVolume1,

31Aug.-4Sept.2004.AndreaLodi,MarioToma,etal.AVLIWProcessorWithReconfigurableInstructionSetforEmbeddedApplications,IEEEJournalofSolid-StateCircuits,VOL.38,NO.11,Nov2003Shi-HaoWang,Wen-HsiaoPeng,etc,APlatform-BasedMPEG-4AdvanceVideoCoding(AVC)DecoderwithBlockLevelPipelining,ICICS-PCM2003,Singapore,15-18December2003DonaldL.Gribble,JamesH.Herzog,ARISCArchitectureforHigh-SpeedDataAcquisition.IEEETransactionsonInstrumentationandMeasurement.VOL.43,NO.3,June,1994.張明，《VerilogHDL實用教程》，電子科技大學(xué)出版社，1999許國輝，“視頻編解碼芯片中的可重用性設(shè)計研究”，碩士學(xué)位論文，浙江大學(xué)，2004LouieLeung.ASafePassagetoDeliverSuccessfulASIC,世界電子元器件，NO.11,June,2004謝長生，徐睿.FPGA在ASIC設(shè)計流程中的應(yīng)用，微電子技術(shù)，第6期，2001.鐘林鋼，“視頻解碼芯片系統(tǒng)結(jié)構(gòu)研究”，碩士學(xué)位論文，浙江大學(xué)，2004PeterPirsch,MladenBerekovic,etal.VLSIArchitecturesforMPEG-4[A].Proceedings2003InternationalSymposiumonVLSITechnology,Systems,andApplications[C].2003Yung-ChiChang,Wei-MinChao,Liang-GeeChen.LSIDesignforMPEG-4CodingSystem.The47thIEEEInternationalMidwestSymposiumonCircuitsandSystems.July,2004Xillinx,“Virtex-4FamilyOverview”,v1.4,June17,2005Xillinx,“FF1148:PlasticFlip-ChipBGAPackage”,v1.0,October30,2002Micron,256Mb:×4，×8，×16DDRSDRAMdatasheet,Rev.K,may,2005Samsung,512K×36&1M×18PipelinedNtramTMSRAMdatasheet,v1.0,Dec.08.1999Xillinx,“Virtex-4Datasheet:DCandSwitchingCharacteristics”,v1.10,September28,2005Micron,DDRPowerCalculatorTool,Rev1.1,October17,2003Winbond，W986432DHSDRAMdatasheet，RevA5,July30，2002TexasInstruments,TPS54610datasheet,July,2003TexasInstruments,TPS54310datasheet,April,2005TexasInstruments,SWIFTDesigner,v3.40,Mar15,2005Maxim,MAX3386Edatasheet,Rev3,April2001AnalogDevices,ADV7120VideoDACdatasheet,RevB.AnalogDevices,ADV7176AVideoencoderdatasheet,RevC.,2000李儆，虞露,基于TPS5461X的DC/DC變換器設(shè)計方案，電工技術(shù)，2003No.12王前，吳淑泉，劉喜英，“基于FPGA的I2C總線接口實現(xiàn)方法”，半導(dǎo)體技術(shù)，2002年第一期.Xilinx,PlatformCableUSBAdvanceProductSpecification,v1.0,Dec10,2004TestTechnologyStandardsCommittee,“IEEEStandardCypressSemiconductorCorporation,CY7C68013EZ-USBFX2TMUSBMicrocontrollerdatasheet,Rev.C,Dec,2002Philips,SAA7114Hvideodecoderdatasheet,Mar03,2004Xilinx,Virtex-4PCBDesignerGuide,v1.1,September9,2004Xilinx,ISE7In-DepthTutorial,v1.0,march16,2005“AnalyzingDesignsUsingModelSim”,CypressSemiconductorCorporation,EZ-USBFX2TechnicalRefernceManual,Rev2.1,2002Compaq,Hewlett-Packard,Intel,Lucent,Microsoft,NEC,Philips.UniversalSerialBusSpecification,Revision2.0,April27,2000Xilinx,DDRSDRAMControllerUsingVirtex-4FPGADevice,v1.4,November19,2005Xilinx,Virtex-4PackagingandPinoutSpecification,v2.4,September30,2005CongPeng;ChaoHuang;RonggangWang;JianweiDai;YangshenZhao.ArchitectureofAVShardwaredecodingsystem,IntelligentMultimedia,VideoandSpeechProcessing,2004.Proceedingsof2004InternationalSymposiumon20-22Oct.2004陳光法，姚立敏，虞露.AVS熵解碼與DSP實現(xiàn).電視技術(shù)，2004(10).43-46ArtisanComponents,SMIC0.18μmLogic18Process1.8-VoltSAGE-XTMStandardCellLibraryDatabook,Rev1.0,March,2003SylviaLiu,

SavithaGandikota,MohammadShallal,TaweesakR.,andSamihaMourad,SynopsysSynthesisTutorial,March31,2002Arribas,P.C.,Macia,F.M.–H.,“FPGAboardforrealtimevisiondevelopmentsystems”,Devices,CircuitsandSystems,2002,ProceedingsoftheFourthIEEEInternationalCaracasConfernceon17-19April2002.DianfuLi,LuYu,JieDong,Adecoderarchitectureforadvancedvideocodingstandard，VCIP,July，2005

作者在攻讀碩士學(xué)位期間發(fā)表的論文大功率CPU核心電壓供電電路的設(shè)計電源技術(shù)應(yīng)用已錄用作者在攻讀碩士學(xué)位期間參加的科研工作2003.10～20