Ce：延續摩爾定，規模落地可期et綜合優勢明顯，有效延續摩爾定律摩爾定律實現的維度主要分為制造、設計、封裝三方面。在制造方面，主要通過晶體管微縮工藝實現從130nm逐步向nm甚是2nm邁進；在設計方面，主要通過各種架構演進、方案設計等方式實現；在封裝方面，主要通過不同模塊的異質集成來實現，通過SP、P等方法不斷提高系統化的集成密度。圖1：摩爾定的不同的實現方式數據來源：ITRS摩爾定律在制造端的提升已經逼近極限開始逐步將重心轉向封裝端和設計端著I數字經濟等應用場景的爆發對算力的需求更加旺盛，芯片的性能要求也在不斷提高業界芯片的制造工藝從28nm向7nm以下發展TSC甚至已經有了2nm芯片的風險量產規劃但隨著線寬逐步逼近原子級別，工藝制程升級帶來的性能、功耗提升的性價比越來越低，封裝端和設計端維度的提升開始逐步進入視野。圖：隨工藝制程的進步，單個晶體管的成不再下（單位：美元）

圖3：先進工藝的流片成本越來越（單位：美元）544332211090m 65m45/40m28m 20m16/14mCostpr.,00gtes

$4.01$2.82$4.01$2.82$1.94$1.55$1.28$1.42$1.310

$542.2$542.2M$297.8M$174.4M$1063M$28.5M$37.7M$51.3M$0.3M65m 40m 28m 22m 16m 10m 7nm 5mAdnedDsignCost數據來源：芯啟源《MsurngMoor’sw》,

芯啟源hilet方正是一種通過在封裝端和設計端的提升來進一步提升芯片的集成化密度從延續摩爾定律的新型半導體技術方案其方核心主要包含三個概念，分別小芯粒、異構異質和系統級集成。小芯粒有SoC芯片由種P內核設計組成小芯粒在設計端將各種IP單個拆分，進行芯片。異構異質：將類似P、P、DRM等不同結\工\材質芯片合在一起，從而減少傳輸延遲、提高集成度。系統級集成：在前兩者的基礎上，通過軟設計系統級高密度的方案，利用各種堆疊封裝技術，更多異構異質的小芯片進行高密度封裝集成，從而實現良率、成本、性能、商業風險等方面的綜合提升。圖4：hilet方概念圖數據來源：電子技術設計hilet方通過將芯片性能的提升和工藝適度解耦合，能夠利用先進封裝技術實現綜合性能的提升，其主要原因如下：①小芯片優化成本將芯片分解成特定的模塊這可以使單個芯片面積更小并可選擇最合適的工藝，從提高良率降制造成本和門檻。在降低成本方面：當切割芯片的面積越小如圖5所示，綠色芯片的數量就越多，整體晶圓中可用的芯片面積就越大，單位面積芯片的成本就越低。另外，硅片化IP的復用，也可以顯著降低成本。在提高良率方面：晶圓存在各種缺陷，當芯片的面積越大，它受影響的芯片數量比例就越大例如如下圖所示一塊晶圓切割3片芯片，有一片受到缺陷影響，良率為2/3；當一塊晶圓切割5片芯片，缺陷影響了3片芯片，良率為2/25，整體良率大于2/3。在降低門檻方面：小芯片化后，不同的芯片可以采用最合適的工藝和架構進行設計制造例如I/Ode因為更加先進的工藝對其性能的提升有限，可以采用12nm工藝進行設計制造PUde因為對先進工藝要求更高，可以采用7nm/5nm工藝進行設計制造。整體無需像SoC一樣I/O和PU的IP都必須采用最先進的工藝設計制造。圖5：小芯片在單晶圓中的可用面積更大 圖6：小芯片在單晶圓中的良率更高可用部廢棄部多數據來源： 數據來源：備注：紫線為缺陷②小芯片復性強小芯片可視為固定模塊在不同的產品中根據需求進行組裝復用類似樂高積木具有極強的靈活性通過小芯片化甚至最理想的P芯片化不可以減少芯片的設計周期加快迭代速度還可以提高芯片的可定制性。以D的系列產品為例，將處理器芯片進行解耦合，分成單個C（orehpti）芯片和一個I/Od，D和I/O核之間采用第二代InfntyFbrc總線連接其中D采用7nm工藝I/O核用12nm工藝8個D和1個SrvrI/Ode可組裝成PCom（霄龍）服務器處理器8個D和1個ntI/Ode可組裝成yn（銳龍3000系列（代號tss）桌面服務器D的570hpst也可用現有的小芯片進行組裝設計。這種固定模塊的小芯片方式多個小芯片無需重復設計具有復用價值，而且芯可采用最合適的工藝制程可有效提高良率以及降低設計門檻。在可定制性、設計周期方、降低成，進行極大優化。圖7：小芯片的復用性強，類似堆積木，可有效優化良率、設計門檻、可定制性和設計周期數據來源：Hothps，AMD官網③小芯片可高度集成化小芯片利用芯片互連技術和高密度封裝技術可輕易集成多核滿足高效能運算處理器的需求單片SoC的方案在集成多核方案時，受制于可用的光罩尺寸、良率等問題，芯片面積最多只能達到800mm2hplt核心計算單元可從16核堆積到4核甚至96核以上。另外，對于內存和che方面，也能實現高密度集成，從而實現更低的延遲或者更高的并行運算速度。圖8：hilet方案可輕易集成多核，滿足高性能計算的需求數據來源：Chpt接口IP3DIC混合信號仿真驗證表1:hilet方案相較于大芯片方案，具有多方面的優勢類別SoCChilet技術分立器件設計費用最高較低最低設計費用最長，一般超過18個月較短，大概12個月最短，大概6個月設計風險最高較低最低性能最高較高低功耗最低較低，接近oC最高可定制性困難容易非常容易上市時間最慢較快最快面積大小最小較小最大數據來源：Chpt接口IP3DIC混合信號仿真驗證整體生態處于早期有望加速落地hilet方案主要由三大環節組成，分別是拆、合、封。1）在“拆”的環節將原有個P組成的SoC大芯片進行拆分，形成多個不同的P、I/O等小芯片。拆解后的小芯片可以采用更加適配的工藝節點和材質。其中架構設計是關鍵，需要考慮訪問頻率、緩存一致性等各問題。在“合”的環節：將不同的小芯片利用內部總線互連技術進行電路連接，各電路互相組合，在功耗、通信延遲、帶寬等方面達到最優的效果。與SoC不同的是，前者是芯片間的互連，而后者是IP內核間的互連。在“封”的環節：將組合后的不同的芯片，利用、TS、硅轉接板、晶圓等高密度集成的先進封裝技術，進行組。圖9：hilet方案主要由拆、合、封組成Ze1C單片集成SOC 小芯粒Die2CCXCCX∞∞ ∞∞VO DDR拆Die2CCXCCX∞∞ ∞∞VO DDRVOZe2EPCVO數據來源：電子技術設計，hpt關鍵技術與挑戰，AMD

MC封裝2.封裝（）2.封裝（）hilet方案的實現包括hilt的設計制造和連接側的互連制造依據主要的產業鏈制順序而言：在設計端利用A和IP核進行分割的hpt的設計連接側包括硅轉接板或者L層的互連建模，之后兩者協同仿，得到完整的封裝方案的模型。針對該模依次進行時序分析、電源網絡分析、可靠性分析以及PA優化分析等，從而實現hpet和連接側結合的系統性方案。在封裝端：利用晶圓廠制造完成的hpt與連接側方案進行連接，以2.5D的硅轉接板為例將hpt和進行TSV打孔的硅轉接板相連利用硅轉接板內部的L層進行各個hpt之間的互連，最后將硅轉接板與基板進行連接，即完成整體hpt系統性方案的制造。上述在設計端和封裝端的步驟，剛好對應拆、合、封三大環節。圖10：產業鏈上下游結構 圖1：hilet在芯片設端的流程示意圖EDAP

計 制造 封測 板 數據來源： Chpt方案研究與展望，圖12：hilet在芯片封端的流程示意圖數據來源：Akorhnooyhilet方案目前無法規模化落地的主要技難點：一、hilet的統一接口和標準考慮到互連是hilet的核心之一，互連接口與協議落地和推行是實現技術標準化和產品規模化的關鍵2022年3月IntR、臺積電、日月光等巨頭成立hpt標準聯盟，制定了通用hpt的高速互聯標準envrslhpltIntrconnctxprss2021年5月，I（中國計算機互連技術聯盟針對hpt標《小芯片接口總線技術要求》展開標準制定工作，集結了國內產業鏈60多家單位共同參與研究。hilet總線互連接口與協議可以劃分為物理（Y層數據鏈路層、網絡層以及傳輸層數據鏈路層及以上的其他接口更多依賴沿用或擴展已有接口標準及協議。最重要的是物理層的接口研究，因為它與工、功耗和性能等息息相關。物理層主要分為串行和并行兩種數據通信技術，串行主要分為串行器和解串器Srs，并行則包括低電壓封裝互連IPIN技（TSC提出IB高級接口總Intl提出以及信號引線物理互連oW技術（P提出）等。圖13：物理層接口示意圖 圖14：兩個hiltie互連場景Chpt接口IP3DIC混合信號仿真驗證 Chpt接口IP3DIC混合信號仿真驗證表2:物理層并行互連的技術對比參數 B第一代) 第一代) PO2 BW單le數據率/b·s1248srelie帶寬密度bs/)rel帶寬密度b·s/)單位功耗J/i)5565封裝技術MBMoveosoWoSMP數據來源：異構集成芯片關鍵技術研究，互連是技術標準化的重點之一但芯片間互連協議的標準化方面仍處于發展演進階段相互競爭的標準較多括INLnk等標準都已經在復雜的處理器芯片中得到應其中雖然L發布較晚，但因為Intl的業內影響力和產品效應大多數廠商紛紛跟隨并采納技術發展較快國內以IA為主導的技術聯盟正在進行相關技術和標準的研發中。相關國內公司例如超摩科技也已經宣布量產hpt互聯IP整體解決方案CI，其協議標準主要采用自有方案，未來會考慮協議間的兼容性。圖15：超摩科技宣布量產高性能hilet互聯P整體解決方案I數據來源：超摩科技二、A工具鏈和生態系統的完整性、可持續性新的A工具鏈是急切需要的，其主要原因：小芯片之間更密集的互+hlet封裝A的更高要求hpt方將芯片進行精細化切割并進行更為密集的互連例如的芯片間的互連位寬為028bt，從而使其整體性能達到接近甚至超過SoC內部的傳輸效率。對于hplt的封裝，也需要進行額外的A設計，這些都對A工具提出了更高的要求。系統性方案帶來的更嚴苛的可靠性挑戰hpt方作為一個整體的系統性方案對熱效應電磁挑戰電容耦合、電感耦合、信號完整性等方面都提出了全新的要求，需要進行針對性的仿真建模這是原有主要針對SoC芯片的DA工具相對薄弱的點。當第三方hpt開始被采用時，對于完整系統的可靠性要求將會更高。第一種挑戰可能可以采用aene等工具組合設計但針對第二種可靠性調整，則需要進行針對性優化升級。考慮到無論是A工具鏈還是之前的協議標準抑或是制造封裝技術都處于發展初期，為了實現有效的正反饋優化，將終端的測試糾錯信息及時反饋到上游的、設計端并進行改進，構建一個完整的、可持續的生態系統是極其重要的。圖16：終局的ilet產業鏈EDA IP

Chiplet設計Chiplet封EDA P 大芯片設計 制造 封測 板 板 數據來源：電子技術設計，hpt關鍵技術與挑戰三、核心封裝技術的選擇hilet方案對應的封裝技術包括2D的2.1D的L方案2.5D的oS和D的M等多種技術需要根據功耗性能成本等多方面進行綜合考慮基于A的芯片評價體系實現系統效率最大化）1）2D的/LSP技術屬于典型的封裝技術，將多個不同的芯片在基板上進行集成，屬于成本低復雜度低，但能有效增加管腳數量，提高芯片集成密度的方案，在M、國內諸如超摩科技等多種產品中使用，是當前較為主流的方案。2InFO技術屬于.1D方案介于M和2.D的oS之間利用L層進行集成，線間距接近2微米，引腳數量約2500個，多于手機和IoT中，蘋果最新的1等芯片就是采用該方案。32.5D和3D技術可以在前兩者的基礎上利用硅轉接板等就技術極強地增大管腳數量和集成密度例如2.5D的方案相于InFO方案線間距減小到0.4微米，引腳數量增加到4000個，是InFO方案的1.6倍，但由于成本過高，多用于云計算P、數據中心中。hilet方案中多芯片集成的封裝方案存在散熱的功耗問題、硅轉接板等封裝材料太貴的成本問題復雜度過高的可靠性問題，并非適用于所有工藝節點也并非適用于所有下游應用更多時候作為先進工藝制程遇到門檻時的一種實現摩爾定律延方案關于成本最優化的探討可參考第二章22的探討。圖17：SC的多種多芯片封裝集成方案 圖18：不同的成本和性能要求對應不同封裝方案 TMC Thenwfrontrofde-t-dentrfeIP四、產品測試的復雜性hilet方由于互連封裝方案的不同，其測試大多為定制化方案，且包含更多的測試流程除了常規的單片集成SoC芯片所需的P測（芯片針測、FT測試（終測，還要包括介質層測試T（中段測試、ST（系統級測試等。測試流程中，S（已知良好堆疊芯片）測試需要包含更多的可靠性測試，是主要的難點之一以M和M為例進行對比：在晶圓級測試環節RM晶圓的測試基本相同，M額外增加針對邏輯晶圓的邏輯測試包括測試IPPY電路中缺陷等但是考慮到單顆小芯片的缺陷就會導致堆疊的SD芯片的性能失敗，因此對單顆小芯片的測試性能要求會更高。在SD測試環節傳統的RM封裝級產品測試設備和解決方法將無法有效試用，其測試的挑戰包括動態向量老化應力測試、大量內部TSV結構的可靠性測試、高速性能測試2.5DSIP測試等。圖19：先進封裝的整體測試流程 圖20：M測試比M測試要求更加高Akorhnooy 數據來源：高帶寬存儲器的技術演進和測試挑戰Cet封裝高密度集封裝是現et的核心hiet封裝方案可分為2、.1、.5D和D封裝技術。2D方案性價比高但無法承受大面積集成上升空間有限2.D方案集成度進一步提高但技術難度相對較大應用范圍偏小2.5D方案成本高但硅轉接板技術相對成熟可集成密度較高雖然價格昂貴但在服務器等應用領域具有較大潛在價值，另外結合3D封裝后，整體成長空間最大，是延續摩爾定律的潛在核心方案。從2D到3D，封裝形式多樣先進封技不同于傳統封技術，其主要包含、um、afer和SV四個要素傳統封裝主要括IPFP等引腳封裝和引線框架封裝而諸如F-GFOP和IP等含umpfr和TSV四個要素之一，均屬于先進封裝。hilet封裝方案是小芯粒的異構異質高密度集成方案，對應不同的封裝類別以先進封裝技術為基礎可主要分為2、2.1、2.5D和3D四大類。考慮到市場上各家公司對于封裝方案的定義并不明確本文粗淺根據在基板基礎上是否有L層和硅橋、是否有無源硅轉接板、是否有有源硅板之間的堆疊，進行分類，依次劃分為2、2.1、2.5D和3D四大類其中2D方案由于不使用任何額外高密度/硅等轉接板，性價比高，在hpt的發展初期，產品中應用廣泛。圖21：從傳統封裝向先進封裝發展 圖22：hilet的各種封裝結構oe AMD表3:hilet的高密度封裝技主要分為2、21、2.5D和3D四大類，均有相關產品應用量產類型技術特點焊點間距說明技術代表產品應用2DMCM，厚度很薄90微米①直接通過封裝基板走線實現互連；②無需基板，直接通過RL層進行互連nF（普通），CMCMF基板良率低，無法支撐多芯片應用）MD的Zn架構產品2.1DRL轉接板/硅橋（在基板基礎上）3045微米在基板基礎上利用高密度的RL層/嵌硅橋的方式實現互連MB，nFSoW，nFR/nFoS，nFS，FCoSBCFC，F,oosR，oos，蘋果的M1ltntl的CPU在基板基礎上利用硅轉接板實現互連，海思的鯤鵬920和昇2.5D無源硅轉接板25微米可實現更高密度的互連（成本高）CoosS，Cub，SionS騰910，MD的n2/3/4架構產品3D有源硅之間的疊10微米多在2.5D基礎利用混合鍵合實現片之間的垂直堆疊CoMBFovosCubW，SoC，BM，MC，3DChe英偉達的PMD的n2/3/4架構產品數據來源各公司官網備注只考慮中段的集成后段的集成如PP技術暫不考慮相關技術分類模糊，存在不確定情況一、2D方案的客戶和產品應用2D方案主要為簡單的CM方案，無需額外的轉接板，成本低，性價比，應用較為廣泛但無法支撐多芯大面積應用在性能提升上空間有限。2D方案整體厚度較薄，主要為F-M類的直接通過封裝基板走線實現互連和普通InFO類的無需基板直接通過L層進行互連。F-M類受限于F基板良率低，無法支撐多芯片大面積的應用。普通InFO類由于沒有基板，憑PI材的L層，硬度不夠，同樣無法支撐大面積的多芯片集成。2D方案受益于性價比，國內外客戶多家產品有量產，在四種類別中應用最廣發展最快D的最初n架構的系列產品采用的就是方案，如銳龍、霄龍等。另外，國內包括超摩科技（高性能P、龍芯中科等都有相關方案研究。圖23：li-hipM方案概念圖 圖24：D的第二代C采用了M方案TMC AMD，Chpt封裝結構與通信結構綜述二、2.1D方案的產品和客戶應用2.1D方案介于2D的CM和2.5D硅轉接板之間，成本相對適中，可集成度較高可適用于大規模多芯片集成.1D方案主要在基板上采用高密度的L層或者在L層/基板中內嵌硅橋來增大集成密度高密度的L層方案包括特斯拉的IF-So（六層L、SC的InF-/InF-o/InF-I系列、長電的FI（五層）等。內嵌硅橋的方案以Intl的I、日月光的FoS-B為主。2.1D方案的主要缺點在于技術難度相對較大目前只在少數客戶中使用。例高密度L層的InF-R中，本身InFO工藝就較為復雜，還需要在PI樹脂中進行多層L高密度布線，難度更加巨大。目前主要在蘋果的1X芯片中使用該方案較多例如內嵌硅的IB和FoS方案中，需要額外考慮硅橋和L層/基板的兼容性，目前主要在Intel的產品中使用較多。圖25：esla的nO-SoW方案布置6層L 圖26：OoS-B在扇出L層中內嵌硅橋TA官網，TMC 數據來源：日月光官網三、2.5D方案的產品和客戶應用2.5D方案利用無源硅轉接板方案可實現更高密度大面積多芯片的集成方案傳輸速度高性能優越是潛在延續摩爾定律成長空間的主要方案。無源硅轉接板利用內部L和TSV可實現內部的高密度互連，加上硅技術較為成熟，成為替代先進工藝延續摩爾定律的中堅力量。另外3D方案的拓也主要建立在.5D方案的基礎上主要方案包括臺積電的ooS系列方案，三星的I-ub，通富的ISonS等。2.5D方案整體性能更為優越但由于增加硅轉接板成本較高主要用在服務器數據中心等高端應用中發展前景巨大鵬920D的n2以上架構產品諸如omMln等服務器芯片都應用ooS方案。以D的n4架構的PC7004服務器芯片為例，其內部可封裝的D數量增加到12個，內核增加到96個，可持12通道的5內存，提供128條PIE5.0通道，性能十分突出。圖2：SC的.5D方案利用硅轉接板集成片

圖2：D的en4架構C7004服務器處理器芯片架構TMC AMD四、3D方案的產品和客戶應用3D方案主要在2.5D基礎上利用混合鍵合等方式實現芯片間的垂直互連，集成密度最大，性能提升也十分可觀，但成本非常高。3D方案為有源硅之間的互連，即芯片之間的互連，為滿足足夠的信息帶寬，使用的互連線的數量和密度都遠大于前三種，而且混合鍵合的難度也遠大于bump鍵合整體成本非常高主要方案括Intl的o-I/Fovros、三星的-ub、TSC的SoI、、3D-che等技術。3D方案由于成本非常高，相關應用較少，主要在對性能要求非常苛刻的高端應用領域。相關的3D-che等產品主要用在對計算要求較高的I芯片中或者對延遲要求非常高的游戲PU芯片中M主要將各種M芯片進行堆疊，從而擴大內存容量，在高性能計算領域需求量較大3D-che主要將3cce堆疊在PU上，以減小延遲，這在游戲領域需求量較大。圖29：Intel的3Do-IB方案集成度非常高 圖30：D的3D-ahe架構Intl AMD圖31：混合鍵合可實現9微米的間距，實現更高集成度數據來源：AMD高性能大芯片是實現成本性能最優化的應用就成本而言先進封裝對先進工的大芯片即高性能大芯存明顯成本效。CM等最基本的2D封裝不僅滿足架需求，提高性能，成本還低可能會被最先大范圍使用.5D等封裝方案成本高但結合3D封裝后，整體可提升的成長空間最大，是潛在核心方案。多芯片集成的ilet方案是在以先進工藝為基礎的SoC方案遇到摩爾定律發展的門檻時延伸的提升性能減小成本優化性價比的方案。SoC方案為將C等各種IP內核進行組合搭配無需2（etoe的IP而hplt方案為將、C等各種內核分別與2DIP進行組合，依次封裝，并在基板或者硅轉接板上進行互連組合，并利用高密度集成封裝方案進行封裝。hilet方案的成本隨著集成密度的提高而不斷提高，需要和小芯片的成本進行綜合考量，實現最優綜合性能。例如2D方案的CM封裝集成密度最低bump密度為0微米，成本也最低。而LIntrposr和SiIntrposr的集成密度逐步提高bump密度分別到45/30微米，成本也相對提升，其中硅轉接板的成本最高3D封裝的bup密度達到9微米，成本是所有集成封裝方案中最高的。圖32：SC和hpet方案的概念圖數據來源：ChptAtury:AQuntttveCostModlndMuti-ChptArhttureporton表4:hilet封裝密度越高，成本也越高性能參數MMLnteposerinteposerD封裝集成密度低較高較高高布線密度/)/4/4bup密度/9設計復雜度低中較高高信號傳輸長/m03成本低中較高高供應商封測廠晶圓廠/封測晶圓廠晶圓廠Chpt關鍵技術與挑戰就成本角度進行考量一塊單片SC芯或者hilt芯片主要成本可粗略劃分為（euingengiein成本和（non-euingengiein）成本。E成本為電路設計中的一次性成本，包括軟件、IP授權、模/芯/封裝設計、驗證、掩模版等費用，針對于單顆芯片是攤銷后的成本RE成本為大規模量產中的制造成本，包括晶圓、封裝、測試等。根據《hilettuay:AQuntittieotoelandulti-hilethitetuexloation》中的成本模和驗證數據：一在E成本方面，主要包含五部分：）原芯片成本；）芯片缺陷成本原封裝成本封裝缺陷成本因為封裝缺陷導致的s被浪費的成本對于芯片間D帶來的成本等同于一塊特定的P核。對于不同的工藝和架構它在芯片面積中占一定比例其他諸如bumpng、wfrsrt、測試等成本由于重要性較低，包含前述五項中，不進行額外考慮。就不同的集成的小芯片的數不同的芯片面積和不同的工藝節點針對不同的封裝形式進行考量，得出結論：①工藝節點越小，芯片面積越大，多芯片集成的hilt方案帶來的好處越大SoC主要的成本增加來源于面積增大后導致的芯片缺陷成。以800mm2的5nm工藝SoC芯為例，芯片缺陷成本占總成本超過50%，而100mm2的芯片中的芯片缺陷成本占比不足10%。當對此芯片進行芯粒+高密度封裝，芯片缺陷成本減小一半，哪怕疊加.5D封裝帶來的封裝成本，其總成本仍小于SoC方案。就2hpts組成的14nm芯片而言只有當面積大于700m2，SoC的成本才勉大于C。而對于InFO和.5，哪怕面積大于900mm2，SoC方案始終占有成本優勢。就2hpts組成的7nm芯片而言，當面積于500m2，SoC的成本大于；當面積大于800mm2，SoC的成才大于InF；就2hpts組成的5nm芯片而言，當面積于300m2，SoC的成本大于；當面積大于500mm2，SoC的成于InF；當面積大于700mm2，SoC的成才大于2.5D方案；總之，對于任何工藝節點芯片面積提升帶來的好處先進工藝節點會早于成熟工藝成熟工藝節點不適高密度hilet的原因在于14nm工藝較為成熟，良率較高，面積增大帶來的芯片缺陷成本的增加小于2D以及更高級封裝帶來的成本增加小面積芯片不適合高密度hilet的原因在于芯片缺陷成本太小，封裝類的成本占據主要。②小芯粒數量的提升對成本的優具有一定效就5m800mm2的M芯片而言，從3個小芯粒增加到5個小芯粒，芯片的缺陷成本的減小約為10%。圖33：不同工藝節點下，不同芯片集成的歸一化E成本比較數據來源:ChptAtury:AQuntttveCostModlndMuti-ChptArhttureporton備注圖片中的成本均為相對于100平方毫米的oC芯片的成本進行歸一化的結果二、在E成本方面，多芯片ilet方案會造成非常高的額外E成本只有當量產數量足夠高才有足夠性價比以14m的800m2的芯片為500k的銷量，對于成本最高的2.5D封裝2D的互連和封裝的成占比分別于2%和9%而hplt1/2模塊和芯片的成本在M中占36在.5D中占31%，占比非常高，不如采用單集成SoC方案。而當銷量從500k增加到10M時，hpt方案的成本將大幅縮減。圖多芯片hilt方案會造成非常高的額外E成本只有當量產數量足夠高，才有足夠性價比數據來源：ChptAtury:AQuntttveCostModlndMuti-ChptArhttureporton除了面積、工藝、小芯片的數量以外，hiet在多芯片架構復用和異構方面存也在著巨大的成本優勢。多芯片復用架構主要分為三類：①S（單芯片多系統C（一中心多拓展FS（固定插座多組合。①SS芯片的復用使hpt相較于SoC而言節省一次性投入成本。該種方案只需要一個芯片即可，適用于同一產品線不同等級的產品。D和國內最初的產品架構就是采用該方案。②M：實現了異構工藝，將不同的成熟工藝產品和先進工藝產品進行拼接。諸如D的3架構采用的就是該方案。③FS將復用的可能性最大化即將可復用的芯片最小化這樣一次性投入成本攤銷的收益就越大多芯片集成的hpt方案的成本優勢將會最大化。圖35：多芯片復用架構主要分為三類，成本效益逐級提高數據來源：ChptAtury:AQuntttveCostModlndMuti-ChptArhttureportonCet空間：高算力需求開成長，封端是主要受益點AI+數字經催生高算力需求Chiplet深度受益hatPT作為生成式I的現象級產品將催生龐大的產業鏈算力需求。htPT是pnI開發的聊天機器人，在2022年1月推出，一經推出，就成為迄今為止用戶量增長最快的消費應用程，僅用2月就積累1億用戶數量即使是海外現象級應用Tkok也了9個月的時間未來國內外諸如百度等大模型公司、科大訊飛等應用端公司都在積極參與，帶來龐大的算力需求。圖36：hatT大模型是I基礎設施，將進一步推動C行業發展數據來源：甲子光年數字經濟推動數據中心建設快速發展帶動計算需求增長受益于5、人工智能、大數據、云計算等新興產業發展，對海量數據處理的需求不斷提升，數據中心成為數字化發展的重要基礎設施。截止2021年底，我國在用數據中心機架規模達到520萬架近五年R超過30%中大型以上機架規模達420萬架占比達80%進入數字經濟時代數據量呈指數級增長，對算力提出了巨大需求。據sco預，2021年計算能力更強的超級數據中心將達到628座，占數據中心總量的53%。圖37：中國數據中心機架規模快速增長（萬架） 圖38：全球超級數據中心數量快速增長（座） 數據來源《數據中心白皮書（2022年，

soGoblCoudIndx受益于I和數字經濟的需求，全球、P、I芯片等大算力芯片需求大幅提升。2027年全球PU市場規模預計達到1853.1億美元，21-27年R為33%2022年PU的全球市場規模也已經突破1000億美元2024年I的中國市場規模也預計突破785億元21-4年R為46%。圖39：全球U市場規模快速增長（億美元） 圖40：全球U市場規模超過千億美127810379078017821278103790780178210010080604020

2%2%1%1%5%0%0218

219

220

221E

-5%MR，華經產業研究院， ICst

全球P市場規模（億美元） o（）圖41：中國I芯片市場規模及預測（億元）數據來源：前瞻產業研究院，海光信息招股說明書，hilet方案是繼續提升大芯片算力的主要方案之一，將伴隨高性能算力需求的爆發而強勢增長據o2021年先進封裝市場收入達374億美元預計2027年將達到60億美元R為10%其中2.5/3D的市場規模預計27年將達到150億美元21-27年R為14%。圖42：27年先進封裝市場空間將突破650億美元。數據來源：oe產業生態發展早期，封測端是主要受益點hilet生態仍處發展早，就產業鏈而言價值量的增長點主要集中在封測端材料端。目前產業仍處于hpt生態成長期，設計廠商主要采用已有的DA和IP針對hpts進行自重用和自迭代，工藝和互連標準尚未統一。產業鏈中最大的價值量增長源于新的高密度集成的封裝方案帶來的封測端和材料端的應，未來隨著生態和技術的成熟，A等更上游的價值量也會逐步增加。hilet業務鏈中，晶圓廠和封測廠都逐步向產業鏈下游垂直整合，以擴大自身的業務空間和利潤增長點。晶圓廠圍繞硅互連技術進行發展，從帶TSV的轉接板向L層、微凸點等領域拓展，自上而下，拓展價值空間。封測廠在爭取從原有的基板4凸點向上游hpt業務鏈中的L層、TSV轉接板、微凸點等方向發展，因為該塊業務細度不高但有較大業務量。不過，封測廠話語權不如晶圓廠大多封測廠更多向下游拓展，將更多的元器件、射頻器件PIC等集成到基板中，以期獲得更大的價值量增長。圖43：hilet方案整體生態仍處于早期中間中間023年 態Chiplet生態成長期；設計商對自家設計的進行自重用和自迭代；成型并統一。自家Chiplets 設計 制造 封測 IP 基板 有源基板當前狀2022及以前態Chiplet生態早期；設計商發力，把自家的大片分析，并尋求先進封裝合起來；EDA設計 制造 封測 IP 基板 EDA數據來源：電子技術設計，hpt關鍵技術與挑戰在封裝端對于封裝廠而言價值量額外增長主要集中在微凸點轉接板、線互連等領域。①在M的2D領域只增加了額外的基板內互連價值量增長最低。②在DL轉接板的2.1D領（DL整體較薄介于2.5D和2D之，又可稱為2.1，主要為臺積電的InFO和長的FI等方案。InFO方案是hpfrst技術沒有微凸點由于該類方案主要由TSC主導下游封測廠話語權較小價值量仍主要局限于原有封測領域，如4bump和基板等FI方案是chpst方案，存在微凸點，該類方包含多層L層微凸點互連線等封測廠可做價值量更大。③在硅轉接板的2.5D領域，主要為臺積電的ooS等方案，該方案價值量較多，包括微凸點、硅轉接板TSV等，但同樣受限于TSC等晶圓廠較為強勢的話語權，大多硅轉接板等價值量都被晶圓廠拿走但是臺積電等晶圓廠開價過高，終端廠等正嘗試分散供應鏈，各環節找不同的廠商，以實現利益最大化。④在3D領域如M方案由于精細要求較高這部分基本全部依賴晶圓廠，在晶圓制造領域直接堆疊完成。封裝端受益公司包括通富微電長電科技甬矽電子等，相關公司均有屬于自己的hilet方案，預計都將批量量產。在全球封測企業中，不止考慮ST，長電科技021年營收排名第，有FI平臺通富微電2021年營收排第七，有ISonS平臺；華天2021年營收排名第八，積極布局先進封裝業務；甬矽電子營收排名相對靠后，但業務均是先進封裝業務。025年最終格局Chiplet生態成熟期；P誕生一批新公司：小芯設計公司、集成小芯片大芯片設計公司、有源板供應商、用于封裝Chiplet的EDA公司等。EDAIP P 制造封測025年最終格局Chiplet生態成熟期；P誕生一批新公司：小芯設計公司、集成小芯片大芯片設計公司、有源板供應商、用于封裝Chiplet的EDA公司等。EDAIP P 制造封測 基板 有源基板大芯片設計Chiplet封裝EDAChiplet設計

圖4：OI這類LIeoser封裝的額外價值量主要在L層、微凸點、互連線等（hplast）bumpL層bump基板封BallC4bumpTMC 數據來源：長電科技，圖46：硅轉接板方案的額外價值量主要在微凸點、硅轉接板、線互連等數據來源：TMC在測試端受益于小芯粒帶來更多的測試需求以及SD帶來更復雜的測試要求，相關測試公司和測試設備公司將深度受益。例如偉測科技、長川科技、和微納等都將較為受益。在材料端，受益于ilet的突破和高算力的需求，F膜的需求在不斷增長，相關基板產業鏈公司將深度受益例如生益科技、深南電路等都將較為受益。投資建與薦標的半導體封行業公目前整體估值較低我們認為隨著hiet的發展，以及業績的逐步復蘇，行業將實現業績估值雙增長，維持行業“增持”評級。封測股票簡稱收盤價S營收（億元）（元）2022E2023E2024E2022E2023E2024E2022E股票簡稱收盤價S營收（億元）（元）2022E2023E2024E2022E2023E2024E2022E2023E2022E2023E長電科技33.81.832.052.32181715344.73華天科技20.49433221120.5通富微電25.20.370.760.84683330204.0甬矽電子31.60.370.841.3085382421.8晶方科技25.60.340.470.6675543910.914.015.411.9偉測科技108.42.824.345.943825187.411.512.88.2均值5533246.74.9nd注：上述公司盈利均來自國泰君安證券預測值估值方面對于半導封測公司，我根據凈利率水平營收體量封測技術情客戶情以及產品稀缺性與壁壘多方面進行考量通常，半導體先進封業務占比越布局越全面估值越客戶規模越大，估值越hpt放越大估值越高考慮到封測公司營收和利潤體量都較大，行業較為成熟，采用E估值。可比公司4年估值均值為24倍相關公司根據上述要素進行差異性估值重點推長電科技、通富微電、華天科技、甬矽電和偉測科技。表6:半導體封測相關公司估理由21年凈利

目標價對應估率（）率（）值水平公司為OAT行業龍頭，深度受益于先進長電科技9.7%305傳統封裝、FC、晶圓級封裝2.5D3D封裝市場占比逐漸提高。公司Chpt方案給予24年2倍XDFOI及多個項目即將放量，考慮營收體等量過大，成長相對有限，謹慎起見，給予其2024年22倍P。傳統封裝為主，掌公司積極布局先進封裝技術，有望打開新華天科技11.7%121握F、P、給予24年7倍的成長空間，給予一定的估值溢價，給予Bupng等工藝其2024年27倍PE公司擁有領先的封裝技術水平和多樣化的

21年營（億元） 封測產品布局 估值理由PEPE通富微電 6.1% 158

傳統封裝和先進裝均較為成熟甬矽電子15.7%21 公司深度布局hp甬矽電子15.7%21 公司深度布局hpt底層技術，給予一定先進封裝 PE的估值溢價，給予其2024年32倍PE偉測科技26.8%考慮到Chpt封裝模式將帶來更多更嚴苛 給予24年4倍5 獨立第三方測試的測試需求，給予其2024年24倍PE PEnd

產品布局優勢，下游客戶多樣，考慮其ISonS為2.5DChpt方案已經為M實現量產，給予一定的估值溢價，給予其2024年36倍PE考慮行業景氣度提升帶來的盈利彈性以及

給予24年6倍PE給予24年2倍封測設備零部件股票簡稱收盤價S營收（億元）（元）2022E2023E2024E2022E2023E2024E2023E2024E2023E2024E股票簡稱收盤價S營收（億元）（元）2022E2023E2024E2022E2023E2024E2023E2024E2023E2024E長川科技45.30.921.411.9049322440.053.275華峰測控293.35.777.209.5251413113.717.71915富創精密118.91.041.812.57114664621.831.7118和林微納 88.1 0.45 1.24 1.97 196 71 45 4.2 5.7 19 14均均值 103 52 36 14 10nd注：上述公司盈利預測除華峰測控來自，其他均來自國泰君安證券預測值估值方面對于半導封測設備零部公司，我們根凈利率水平營收體量、客戶情以及產品稀缺性與壁壘多方面進行考量通常，半導體業務占比越布局越全面估值越客戶規模越大估值越高。考慮到設備零部件公司凈利潤體量較小，處于成長期，采用S估值。可比公司24年估值均值為10倍，相關公司根據上述要素進行差異性估值，重點推和林微。表8:半導體封測設備零部件相關公司估理由21年凈利

目標價對應估股票簡

率（

21年營（億元） 主要產品布局 估值理由公司深耕MMS精微零部件領域，快速展半導體芯片測試探針業務，考慮行業景MMS零部件、半

值水平給予24年5倍和林微納 27.9 3.7nd

導體測試探

氣度提升帶來的盈利彈性以及公司穩定優PS質的客戶資源，給予一定的估值溢價，給予其2024年15倍PS材料hilet技術趨勢下，配套F載板國產化將加速推進。F載板具備大尺寸高密度線路高散熱性的特點主要用于PPFPG、SIC等高性能運算芯片封裝由于處理器尺寸較大所以hpt技術需要更大的載板面積和層數進一步加大對F載板的需求國內企業積極推進hpt開發有望打破海外技術封鎖從而進一步打開國產F載板空間。據Qsrch，2023年全球F載板市場規模將達49.66億美元2028年達65.9億美GR5.6%中國增長最快（R=9.5%預計從2023年8.6億美元增長至208年的1.64億美元。國內企業在F產業鏈中積極布局未來將深度受益（1上游材料：F所需的上游薄膜原料由日本味之素完全壟斷（份額95%以上，此前其擴產意愿不足導致F產能受限（）中游載板：全球F載板由中國臺灣以及日本廠商主導，欣興作為龍頭份額高達21.6%、Ibdn達19.%T&S為1.0南電為1.5%新光電為12.%國深南電路興森科技珠海越亞等在F載板中持續進行客戶導入和產品認證深南在廣州及無錫建設F-GF-SP項目將逐步投入生產。興森珠海基地已試產成功預計232啟動客戶認證望233進入量產。重點推深南電、興森科、方邦股和生益科。股票簡稱21年凈利21年營（股票簡稱21年凈利21年營（億元）產品布局估值理由目標價對應估率（）值水平深南電路10.62%139.43F-CP封裝基板參照行業平均估值（24年P20X），并考給予24年0倍已具備中階產品樣品制造能力，高產品技術研發按已具備中階產品樣品制造能力，高產品技術研發按慮公司在PB和基板領域的龍頭地位，予24年P30倍PE順利推進22Q2-Q3逐步啟動參照行業估值水平（2024年P20X）并考興森科技12.16%給予24年8倍50.40 客戶認證，AF載 慮到其高技術壁壘IC載板突破后的成長PE板有望年內量產 性，給予其2024年28倍PE生益科技14.43%用于低階AF載板參照行業估值水平（2024年P20X）并考的增層材料已出 給予24年5倍202.74 慮到其在覆銅板中的龍頭地位，給予其貨；目前高端產品 PE2024年25倍PE處于認證階段方邦股份14.21%超薄可剝離銅箔正在進行客戶認證送樣品質穩定，參照行業平均估值（2024年P20X），并寬幅產品已通過部 給予24年3倍2.86 考慮其新品驗證通過后的業績爆發力，給

分載板廠商的物性、工藝測試，通過了部分終端首輪驗證

PE予其2024年PE23倍表10:重點載板公司盈利預測及估值（股價參考2023年3月23日收盤價）證券代碼證券簡稱收盤價S市凈率2022E2023E2024E2022E2023E2024EB()002916.SZ深南電路98.863.203.704.3730.9226.7422.643.62002436.SZ興森科技13.010.310.440.6041.9729.5721.683.25688020.SH方邦股份68.61-0.850.723.77-80.7294.9218.203.45600183.SH生益科技19.610.660.941.1529.7120.8817.123.24平均值0.040.701.845.4743.0319.913.31wnd，（2022年PE平均值計算時剔除方邦科技）風險提示大芯片產品迭代不及預期hpt的標準生態和技術演進取決于爆發性產品的推廣大客戶牽頭推廣自身hplt產品在大規模放量的情況下，將吸引更多的產業鏈供應商加入，有望制定統一的標準和生態。高密度封裝技術迭代不及預期高算力大芯片若想進一步延續摩爾定律，則依賴高密度封裝技術的綜合性能優勢當高密度封裝技術在PA評估中表現出足夠的優于先進工藝的優勢hpt方案才能進行大規模推廣。長電科(600584)公司首次覆蓋股票研究封測領域龍頭，i長電科(600584)公司首次覆蓋股票研究王聰(分析師王聰(分析師)舒迪分析師)陳豪杰(研究助理)02386768200213867666602138038663ngonggtjs.omshudigtjs.omhnhoji026733gtjs.om證書編號S0880517010002S0880521070002S0880122080153

首次覆蓋評級： 增持目標價格： 51.25當前價格： 32.212023.03.22本報告導讀：公司為芯片封測領域龍頭廠商積極布局傳統及先進封裝業務全球半導體市場規高速增長，受益于先進封裝行業需求驅動，公司未來營收有望持續增長。投資要點：首次覆蓋，給“增持評級目標價51.5元。公為ST行業龍頭，深度受益于先進封裝市場占比逐漸提高，業績有望持續增長，給予其2022-2024年PS為.83/.05/2.2元司FI及多個項目即將放量4年半導體封測行業估值為24倍P，但考慮到公司營收體量過大成長相對有限謹慎起見給予其2024年22倍P，目標價51.25元。證券研究報告全球領先的芯片封裝測試廠商，國內委外封測市場份額排名第一。根據hpInsghts發布的榜單公司在全球前十大委外測封廠商中排名第三中國大陸第一長電科技的產品服務和技術涵蓋了主流集成電路系統應用包網絡通訊移動終端高性能計算車載電子、證券研究報告大數據存儲、人工智能與物聯網、工業智造等領域。積極布局先進封裝技術，OI平臺打開hilt業務成長空間。隨著摩爾定律步伐放緩作為推動半導體發展的關鍵力量先進封裝的重要性日益提升根據oe的數據2026年先進封裝全球市場規模將達到475億美元左，占比達50%，將為全球封測市場貢獻主要增量長電科技近年重加大系統SP晶圓級和2.5/3D等先進封裝技的研發投入，推出FI新平臺不斷強化長電科技在先進封裝領域核心競爭力。催化劑hpt新產品落地；消費電子需求逐步復蘇。風險提示。設備供應風險；貿易摩擦風險。財務摘要（百萬元） 2020A 2021A 2022E 2023E 2024E營業收入 26,464 30,502 34,468 38,259 42,850(-)% 12% 15% 13% 1% 12%經營利潤（B） 1,877 3,207 3,292 3,615 4,007(-)% 253% 71% 3% 10% 1%凈利潤 1,304 2,959 3,260 3,647 4,134(-)% 1371% 127% 10% 12% 13%

交易數據52周內價區間元） 19.95-.6總市值（百元） 57,31總股本流通A（百萬股 1,780,8流通B股H股（百股） 00流通股比例 100%日均成交量百萬） 40.24日均成交值百萬） 1134.1資產負債表摘要股東權益（萬元） 23,862每股凈資產 13.41市凈率 2.4凈負債率 3.32%E（元） A Q1 0.22 0.48Q2 0.53 0.38Q3 0.45 0.51Q4 0.47 0.45全年 1.66 1.8352周內股價走勢圖長電科技 上證指數2%1%8%-2%-1%-2%22-03 22-07 22-11 22-03升幅%) M M 絕對升幅 12% 35% 26%相對指數 14% 29% 26%每股凈收益元）0.731.661.832.052.32每股股利（）0.050.20 0.220.250.28利潤率和估值指標 2020A 經營利潤率) 7.1% 10.5%凈資產收益() 9.7% 14.1%投入資本回率() 6.9% 10.5%VBDA 11.78 9.15

2022E9.5%13.7%9.8%9.06

2023E 2024E9.5% 9.4%13.5% 13.5%9.8% 9.8%7.72 6.66市盈率44.6919.7017.8815.9914.10股息率()0.2%0.6% 0.7%0.8%0.9%模型更新時間：2023.03.22股票研究 信息科技電子元器件長電科)首次覆蓋評級： 增持目標價格： 51.25當前價格： 32.21公司網址ww.tob.om公司簡介公司全球知名的集成電路封裝測試企業。公司面向全球提供封裝設計、產品開發及認證，以及從芯片中測、封裝到成品測試及出貨的全套專業生產服務。

長電科(600584)1m3m

絕對價格回報（%）財務預測（單位：百萬元）損益表2020A2021A2022E2023E2024E營業總收入26,46430,50234,46838,25942,850營業成本22,37424,88728,26430,99034,280稅金及附加48778696財務預測（單位：百萬元）損益表2020A2021A2022E2023E2024E營業總收入26,46430,50234,46838,25942,850營業成本22,37424,88728,26430,99034,280稅金及附加48778696107銷售費用225195241306386管理費用1,0371,0421,2061,1481,286BT1,8773,2073,2923,6154,007公允價值變動收益67-12000投資收益-1315345383429財務費用63420610357-20營業利潤1,4463,1703,4683,8794,398所得稅125210208233264少數股東損益22000凈利潤1,3042,9593,2603,6474,134資產負債表貨幣資金交易性金融資產2,2405,4317,98412,25415,383其他流動資產149130130130130長期投資949770770770770固定資產合計17,79018,42418,26918,03117,694無形及其他資產527448438448478資產合計32,32837,09940,56544,84349,345流動負債13,84611,34111,93913,00813,872非流動負債5,0734,7584,7584,7584,758股東權益13,41021,00023,86827,07830,715投入資本(C)24,80628,56531,43334,64238,280現金流量表NOPLT1,7132,9943,0943,3993,766折舊與攤銷3,3573,6863,3953,6783,977流動資金增量-199-2,870-381932-715資本支出-3,013-4,088-3,396-3,612-3,827自由現金流1,858-2782,7134,3973,201經營現金流5,4357,4296,1478,0897,177投資現金流-2,859-6,316-3,051-3,229-3,399融資現金流-2,246-492-544-590-649現金流凈增加額3296212,5534,2703,130財務指標成長性收入增長率12.5%15.3%13.0%11.0%12.0%EIT增長率252.5%70.8%2.7%9.8%10.8%凈利潤增長率1371.2%126.8%10.2%11.9%13.4%利潤率毛利率15.5%18.4%18.0%19.0%20.0%EIT率7.1%10.5%9.5%9.5%9.4%凈利潤率4.9%9.7%9.5%9.5%9.6%收益率凈資產收益率(OE)9.7%14.1%13.7%13.5%13.5%總資產收益率(OA)4.0%8.0%8.0%8.1%8.4%投入資本回報率(OI)6.9%10.5%9.8%9.8%9.8%運營能力存貨周轉天數45.744.444.043.044.0應收賬款周轉天數48.947.947.045.043.0總資產周轉周轉天數448.3409.7405.6401.8395.7凈利潤現金含量2.21.7資本支出收入11.4%13.4%9.9%9.4%8.9%償債能力資產負債率58.5%43.4%41.2%39.6%37.8%凈負債率141.1%76.7%70.0%65.6%60.7%估值比率PE44.6919.7017.8815.9914.10PB3.922.782.442.151.90EVEITDA11.789.159.067.726.66PS1.981.911.691.521.36股息率0.2%0.6%0.7%0.8%0.9%52周內價格范圍 19.95-32.76市值（百萬元） 57,319長電科技價格漲幅長電科技相對指數漲幅-10%長電科技價格漲幅長電科技相對指數漲幅-10%2023-012022-082022-03-23%股票絕對漲幅和相對漲幅28% 57%18% 44%8% 30%-2% 17%-12% 3%銷售收入24E23E22E21A20A7%15%12%9%利潤率趨勢凈資產收益率投入資本回報率14%11%10%8%7%回報率趨勢凈負債現金百萬凈負債凈資產61%20A21A22E23E24E16107凈資產(現)/凈負債18922 141%18359 125%17796 109%17233 16670 77%2of 2通富微(002156)公司首次覆蓋股票研究先進封通富微(002156)公司首次覆蓋股票研究王聰(分析師王聰(分析師)舒迪分析師)陳豪杰(研究助理)02386768200213867666602138038663ngonggtjs.omshudigtjs.omhnhoji026733gtjs.om證書編號S0880517010002S0880521070002S0880122080153

首次覆蓋評級： 增持目標價格： 30.40當前價格： 23.472023.03.22本報告導讀：公司擁有先進的封裝技術，產品布局不斷優化，持續開展供應鏈戰略管理，Cilet技術可以滿足客戶的多樣化需求，未來營收有望持續增長。投資要點：首次覆蓋，給予增持評級，目標價3.4元。公司擁有領先的封裝技術水平和多樣化的產品布局優勢下游客戶多樣給予其2022-2024年PS為0.37/.76/0.4元。考慮其ISonS為2.5Dhpt方案，已經為D實現量產24年半導體封測行業平均估值為24倍P，給予其2024年36倍P，目標價30.4元。公司先進封裝技術領先，不斷優化產品布局。公司已完成5nm制程證券研究報告的FC技術產品認證同時再多芯片M技術方面已確保9顆芯片的M封裝技術能力。在超大尺寸FG-MM高散熱技術也完成了新型散熱片的開發2.5/3D先進封裝平臺也取得了突破性進展。證券研究報告把握行業發展機遇持續開展供應鏈戰略管理公司目前在南通有3各生產基地同時在蘇州檳城合肥廈門進行積極布局爭取更多的資源帶來規模優勢并且公司不斷優化供應鏈戰略有效降低成本，為公司經營穩定增長提供強有力的支撐。后摩爾時代hilt需求增大客戶需求穩步增長在7nm5nm的后摩爾時代hpt技術可以在提升良率的同時進一步降低設計成本和風險公司通過在多芯片組件集成扇出封裝2.5/3D等先進封裝技術方面的提前布局可為客戶提供多樣化的hpt封裝解決方案，并且已為D大規模量產hpt產品，未來業績有望持續增長。風險提示行業景氣度不及預期技術研發失敗的風險國際貿易形勢帶來的風險。財務摘要（百萬元） 2020A 2021A 2022E 2023E 2024E營業收入 10,769 15,812 20,398 24,885 30,11(-)% 30% 47% 29% 22% 21%經營利潤（B） 604 1,171 729 1,347 1,532(-)% 196% 94% -38% 85% 14%凈利潤 338 957 564 1,154 1,272(-)% 1668% 183% -41% 105% 10%

交易數據52周內價區間元） 12.60-.3總市值（百元） 35,51總股本流通A（百萬股 1,513,2流通B股H股（百股） 00流通股比例 88%日均成交量百萬） 68.30日均成交值百萬） 1442.5資產負債表摘要股東權益（萬元11,107每股凈資產7.34市凈率3.2凈負債率66.60%E（元）Q10.100.11Q20.160.13Q30.200.07Q40.170.06全年 0.63 0.3752周內股價走勢圖通富微電 深證成指3%2%1%-2%-1%-2%22-03 22-07 22-11 22-03升幅%) M M 絕對升幅 5% 27% 33%相對指數 10% 22% 41%每股凈收益元）0.220.630.370.760.84每股股利（）0.030.00 0.010.020.02利潤率和估值指標 2020A 經營利潤率) 5.6% 7.4凈資產收益() 3.5% 9.2投入資本回率() 3.8% 5.9VBDA 15.69 11.35

2022E3.6%4.1%2.9%13.34

2023E 2024E5.4% 5.1%7.8% 7.9%5.1% 5.5%10.67 9.01市盈率104.9437.1262.9830.7827.92股息率()0.1%0.0% 0.0%0.1%0.1%模型更新時間：2023.03.22股票研究 信息科技電子元器件通富微)首次覆蓋評級： 增持目標價格： 30.40當前價格： 23.47公司網址ww.tf.om公司簡介公司是由南通華達微電子有限公司和富士通(中國)有限公司共同投資由中方控股的中外合資股份制企業，專業從事集成電路封裝測試。公司目前的封裝技術包括BupnLCPFCBGAP等先進封測技術，QFN、FP、O等統封裝技術以及汽車電子產品、MMS等封裝技術；測試技術包括圓片測試、系統測試等。

通富微(002156)1m3m

絕對價格回報（%）財務預測（單位：百萬元）損益表2020A2021A2022E2023E2024E營業總收入10,76915,81220,39824,88530,111營業成本9,10313,09817,12520,46024,854稅金及附加31547187財務預測（單位：百萬元）損益表2020A2021A2022E2023E2024E營業總收入10,76915,81220,39824,88530,111營業成本9,10313,09817,12520,46024,854稅金及附加31547187105銷售費用5359126129157管理費用3604777148711,054BT6041,1717291,3471,532公允價值變動收益00000投資收益-339000財務費用240258134124185營業利潤3619466001,2281,353所得稅-22-16367481少數股東損益5010000凈利潤3389575641,1541,272資產負債表貨幣資金交易性金融資產5,2514,1814,7151,3382,211其他流動資產177291291291291長期投資159194214234254固定資產合計9,03713,16616,45519,38522,031無形及其他資產565740762784807資產合計21,23127,10132,62733,86339,568流動負債7,22110,25812,55412,65917,117非流動負債3,9945,8215,8215,8215,821股東權益10,01511,02214,25315,38416,630投入資本(C)16,77420,34423,57424,70525,952現金流量表NOPLT6401,1916861,2661,440折舊與攤銷1,5522,0292,2792,7303,197流動資金增量-2112,7501,185-9852,864資本支出-3,619-6,329-6,136-6,228-6,409自由現金流-1,638-359-1,987-3,2171,093經營現金流2,7212,8714,2323,1037,537投資現金流-5,205-4,968-6,156-6,248-6,429融資現金流4,0392,3652,458-232-234現金流凈增加額1,555268534-3,377873財務指標成長性收入增長率30.3%46.8%29.0%22.0%21.0%EIT增長率195.6%94.1%-37.7%84.6%13.8%凈利潤增長率1668.0%182.7%-41.1%104.6%10.2%利潤率毛利率15.5%17.2%16.0%17.8%17.5%EIT率5.6%7.4%3.6%5.4%5.1%凈利潤率3.1%6.1%2.8%4.6%4.2%收益率凈資產收益率(OE)3.5%9.2%4.1%7.8%7.9%總資產收益率(OA)1.6%3.5%1.7%3.4%3.2%投入資本回報率(OI)3.8%5.9%2.9%5.1%5.5%運營能力存貨周轉天數66.148.948.048.048.0應收賬款周轉天數56.946.046.046.046.0總資產周轉周轉天數624.9550.2527.1480.9439.0凈利潤現金含量8.03.0資本支出收入33.6%40.0%30.1%25.0%21.3%償債能力資產負債率52.8%59.3%56.3%54.6%58.0%凈負債率112.0%145.9%128.9%120.1%137.9%估值比率PE104.9437.1262.9830.7827.92PB3.262.992.602.402.21EVEITDA15.6911.3513.3410.679.01PS2.901.971.741.431.18股息率0.1%0.0%0.0%0.1%0.1%52周內價格范圍 12.60-24.23市值（百萬元） 35,516通富微電價格漲幅通富微電相對指數漲幅-10%通富微電價格漲幅通富微電相對指數漲幅-10%2023-012022-082022-03-28%股票絕對漲幅和相對漲幅45% 57%30% 44%15% 30%1% 17%-14% 3%銷售收入24E23E22E21A20A4%47%30%12%利潤率趨勢凈資產收益率投入資本回報率9%7%5%4%3%回報率趨勢凈負債現金百萬凈負債凈資產112%20A21A22E23E24E11217凈資產(現)/凈負債22933 146%20590 139%18246 132%15903 13560 119%2of 2華天科(002185)公司首次覆蓋華天科(002185)公司首次覆蓋股票研究 王聰(分析師)舒迪分析師)陳豪杰(研究助理)02386768200213867666602138038663ngonggtjs.omshudigtjs.omhnhoji026733gtjs.om證書編號S0880517010002S0880521070002S0880122080153本報告導讀：公司為國內封測龍頭，現已掌握3、Si、、S、Bumin、anOu、LP等集成電路先進封裝技術，前景可期。投資要點：首次覆蓋，給“增持評級目標價13.3元。公司為國傳統封測領先者加快布局先進封裝技術水平不斷提高給予其2022-2024年PS為.24/0.32/.49元。考慮到公司積極布局先進封裝技術，有望打開新的成長空間24年半導體封測行業平均估值為24倍P，給予其2024年7倍P，給予目標價1.23元，給“增持”評級。證券研究報告領先的技術研發和持續的產品創新優勢，逐步掌握國際先進的封裝核心技術公司有封裝技術水平及科技研發實力已處于國內同行業領證券研究報告先地位，公司現已掌握了3、SP、F、TS、umpng、Fn-ut、P等集成電路先進封裝技術。擁有較強的成本管控，盈利能力處于行業領先水平，長期來看有望進一提升市場份額和盈利能力。國內晶圓廠擴產帶動需封測求增長，公司業績有望持續提升。根據JWIsghts數據202-2026年國內預計新增5座2英寸晶圓廠。晶圓廠的擴產帶動下游集成電路行業封測市場公司業績有望進一步提升。催化劑hpt新技術推出；消費電子復蘇。風險提示晶圓廠擴產不及預期行業景氣度下行風險行業內競爭加劇的風險。

首次覆蓋評級： 增持目標價格： 13.23當前價格： 10.402023.03.22交易數據52周內價區間元）7.81-119總市值（百元）33,327總股本流通A（百萬股3,204,04流通B股H股（百股）00流通股比例100%日均成交量百萬）36.93日均成交值百萬）353.11資產負債表摘要股東權益（萬元）15,585每股凈資產4.86市凈率2.1凈負債率5.79%E（元） Q1 0.090.06Q2 0.100.10Q3 0.130.06Q4 0.120.02全年 0.44 0.2452周內股價走勢圖華天科技 深證成指6%-1%-9%-1%-2%-3%22-03 22-07 22-11 22-03升幅%)絕對升幅9%23%-7%財務摘要（百萬元） 2020A 營業收入 8,382 12,09(-)% 3% 44%經營利潤（B） 977 2,053(-)% 92% 10%凈利潤 702 1,416(-)% 145% 102%

2022E12,0970%84