IC設(shè)計基礎(chǔ)（流程、工藝、版圖、器件）筆試集錦1、 我們公司的產(chǎn)品是集成電路,請描述一下你對集成電路的結(jié)識,列舉一些與集成電路相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CＭOS、MＣU、ＲＩSC、CISC、DＳP、ASIC、FPGA等的概念)。(仕蘭微面試題目）什么是ＭCU？MCU(MiｃrｏＣontrｏllerＵnit)，又稱單片微型計算機(SingｌeChipＭicroｃｏmpｕter)，簡稱單片機，是指隨著大規(guī)模集成電路的出現(xiàn)及其發(fā)展，將計算機的CPU、RAM、ＲOＭ、定期數(shù)器和多種I/O接口集成在一片芯片上,形成芯片級的計算機。MＣU的分類ＭCU按其存儲器類型可分為MAＳＫ(掩模)ROM、OTP(一次性可編程)ROM、FLAＳHＲOM等類型。MASＫＲＯＭ的MＣU價格便宜,但程序在出廠時已經(jīng)固化，適合程序固定不變的應用場合;FALSＨROM的MCＵ程序可以反復擦寫,靈活性很強，但價格較高,適合對價格不敏感的應用場合或做開發(fā)用途；OTPRＯM的MCU價格介于前兩者之間,同時又擁有一次性可編程能力，適合既規(guī)定一定靈活性,又規(guī)定低成本的應用場合，特別是功能不斷翻新、需要迅速量產(chǎn)的電子產(chǎn)品。RISC為ＲedｕcedＩｎstructionSetCｏmｐutiｎｇ的縮寫，中文翻譯為精簡執(zhí)令運算集,好處是ＣPU核心很容易就能提高效能且消耗功率低，但程式撰寫較為復雜;常見的ＲISC解決器如Mac的PｏwｅrPＣ系列。CISC就是CoｍplｅxInｓtrｕctionＳｅtComｐuｔing的縮寫,中文翻譯為復雜指令運算集，它只是ＣPＵ分類的一種,好處是CPＵ所提供能用的指令較多、程式撰寫容易,常見80X86相容的CPＵ即是此類。DSP有兩個意思,既可以指數(shù)字信號解決這門理論，此時它是DｉgiｔａｌＳiｇnaｌPｒocｅsｓing的縮寫;也可以是DigitaｌSigｎalProｃessor的縮寫，表達數(shù)字信號解決器，有時也縮寫為DSPs,以示與理論的區(qū)別。2、FＰＧA和AＳIC的概念，他們的區(qū)別。(未知）答案：FPＧA是可編程ASＩC。AＳIＣ:專用集成電路,它是面向?qū)ｉT用途的電路，專門為一個用戶設(shè)計和制造的。根據(jù)一個用戶的特定規(guī)定，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與門陣列等其它ASIC(ＡppliｃaｔioｎSpecifｉcIＣ)相比,它們又具有設(shè)計開發(fā)周期短、設(shè)計制導致本低、開發(fā)工具先進、標準產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實時在線檢查等優(yōu)點３、什么叫做ＯTP片、掩膜片，兩者的區(qū)別何在?（仕蘭微面試題目）otp是一次可編程（ｏｎｅtimｅｐrｏgramme)，掩膜就是mcu出廠的時候程序已經(jīng)固化到里面去了，不能在寫程序進去!（４、你知道的集成電路設(shè)計的表達方式有哪幾種?（仕蘭微面試題目)5、描述你對集成電路設(shè)計流程的結(jié)識。（仕蘭微面試題目)6、簡述FＰGA等可編程邏輯器件設(shè)計流程。(仕蘭微面試題目)7、IC設(shè)計前端到后端的流程和eｄａ工具。（未知)8、從ＲTLsyｎｔhesis到tapｅouｔ之間的設(shè)計floｗ,并列出其中各步使用的ｔｏoｌ.（未知)９、Aｓｉc的ｄｅsignflow。（威盛VＩＡ202３.１1.06上海筆試試題)10、寫出asic前期設(shè)計的流程和相應的工具。（威盛)１1、集成電路前段設(shè)計流程,寫出相關(guān)的工具。（揚智電子筆試)先介紹下IC開發(fā)流程:1.)代碼輸入(dｅsigninput)用ｖhｄl或者是vｅrilog語言來完畢器件的功能描述,生成hdl代碼語言輸入工具：SUMMITＶＩSUＡＬHDLMＥNTOＲRENIOＲ圖形輸入：composｅr(cａdence);vｉewlｏgic(viｅｗdraw)2.)電路仿真（circuitsimulatｉon）將vhd代碼進行先前邏輯仿真，驗證功能描述是否對的數(shù)字電路仿真工具：Veroｌog:ＣADENＣEＶｅｒoｌig－XLＳＹＮOPSＹSＶCSMENTORModle-sｉmVHDＬ：ＣAＤＥＮCENＣ-ｖｈdlSYＮOPＳYSVＳSMＥNＴO(shè)RModｌe-sim模擬電路仿真工具:AVANTIＨSpicｅpｓpｉce，spectremiｃromicrｏwave:eｅsofｔ:hｐ3.）邏輯綜合（syntｈesｉsｔoolｓ）邏輯綜合工具可以將設(shè)計思想vhd代碼轉(zhuǎn)化成相應一定工藝手段的門級電路；將初級仿真中所沒有考慮的門沿（ｇａt(yī)esdeｌay)反標到生成的門級網(wǎng)表中,返回電路仿真階段進行再仿真。最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表。12、請簡述一下設(shè)計后端的整個流程?（仕蘭微面試題目）13、是否接觸過自動布局布線?請說出一兩種工具軟件。自動布局布線需要哪些基本元素？(仕蘭微面試題目）14、描述你對集成電路工藝的結(jié)識。（仕蘭微面試題目）15、列舉幾種集成電路典型工藝。工藝上常提到0．2５,0.1８指的是什么？(仕蘭微面試題目)16、請描述一下國內(nèi)的工藝現(xiàn)狀。（仕蘭微面試題目）17、半導體工藝中,摻雜有哪幾種方式？(仕蘭微面試題目)18、描述CMOＳ電路中閂鎖效應產(chǎn)生的過程及最后的結(jié)果？(仕蘭微面試題目）19、解釋laｔcｈ－ｕp現(xiàn)象和Ａntenｎａｅffeｃt和其防止措施．(未知)20、什么叫Latｃhｕp?(科廣試題）21、什么叫窄溝效應?(科廣試題)22、什么是ＮMOS、ＰMOS、ＣMOＳ？什么是增強型、耗盡型？什么是PNP、ＮPN?他們有什么差別?(仕蘭微面試題目）23、硅柵COMS工藝中N阱中做的是P管還是N管,N阱的阱電位的連接有什么規(guī)定?(仕蘭微面試題目)24、畫出CMOＳ晶體管的ＣROSS－ＯVER圖(應當是縱剖面圖)，給出所有也許的傳輸特性和轉(zhuǎn)移特性。(Ｉnfｉneon筆試試題）２5、以intｅｒvｅr為例,寫出N阱CMOS的procｅss流程,并畫出剖面圖。(科廣試題)26、Ｐl(wèi)ｅaseexｐｌainhoｗwedeｓcｒibetherｅｓiｓtanceinsemｉcｏnｄｕｃtor.Ｃｏｍparｅthｅresistanceofameｔａl，polｙandｄｉｆfuｓionintrandｉtionalCＭＯSprｏｃeｓs.(威盛筆試題ｃircuiｔdesign-bｅijing-０３.11.09）27、說明mos一半工作在什么區(qū)。(凹凸的題目和面試)2８、畫p-bulk的nｍｏs截面圖。（凹凸的題目和面試）29、寫schemaｔｉcnoｔｅ（？）,越多越好。（凹凸的題目和面試）3０、寄生效應在ｉc設(shè)計中如何加以克服和運用。(未知)3１、太底層的MOS管物理特性感覺一般不大會作為筆試面試題，由于全是微電子物理,公式推導太羅索,除非面試出題的是個老學究。IC設(shè)計的話需要熟悉的軟件:Ｃadeｎce，Ｓynopsys，Avａnt，ＵＮIＸ當然也要大約會操作。32、uｎix命令ｃp-r,ｒｍ,unａme。（揚智電子筆試)2、 如何成為IC設(shè)計高手？如何提高自己的設(shè)計能力?自己的感受是,IC設(shè)計不同于一般的板級電子設(shè)計，由于流片的投資更大,復雜度更高,系統(tǒng)性更強，所以學習起來也有些更故意思的地方。這里就斗膽跳過基本電子知識的方面，單就一些特別的地方來表達一下個體的感受。一方面,作為初學者，需要了解的是IC設(shè)計的基本流程。應當做到以下幾點：基本清楚系統(tǒng)、前端、后端設(shè)計和驗證的過程,IC設(shè)計同半導體物理、通信或多媒體系統(tǒng)設(shè)計之間的關(guān)系,了解數(shù)字電路、混合信號的基本設(shè)計過程，弄清楚ＡSIＣ，CＯT這些基本的行業(yè)模式。竊認為這點對于培養(yǎng)愛好,建立自己未來的技術(shù)生涯規(guī)劃是十分重要的。學習基本的設(shè)計知識，建議讀一下臺灣ＣIＣ的一些設(shè)計教材,很多都是經(jīng)典的總結(jié)。EDA技術(shù)的學習:對于ＩC設(shè)計者來說,EDＡ工具意義重大,透過ＥDＡ工具商的推介,可以了解到新的設(shè)計理念。國內(nèi)不少ＩC設(shè)計者,是單純從EDA的角度被帶入ＩＣ設(shè)計領(lǐng)域的,也有很多的設(shè)計者在沒有接觸到深亞微米工藝的時候,也是通過EDＡ廠家的推廣培訓建立基本概念。同時,對一些高難度的設(shè)計,辨認和選擇工具也是十分重要的。假如你希望有較高的設(shè)計水平，積累經(jīng)驗是一個必需的過程。經(jīng)驗積累的效率是有也許提高的。以下幾點可以參考:1、學習借鑒一些經(jīng)典設(shè)計，其中的許多細節(jié)是使你的設(shè)計成為產(chǎn)品時必需注意的。有些也許是為了適應工藝參數(shù)的變化,有些也許是為了加速開關(guān)過程，有些也許是為了保證系統(tǒng)的穩(wěn)定性等。通過訪真細細觀測這些細節(jié)，既有收益,也會有樂趣。項目組之間,特別是項目組成員之間經(jīng)常交流,可避免犯同樣錯誤。2、查文獻資料是一個好方法。同"老師傅"一同做項目積累經(jīng)驗也較快。假如有機會參與一些有很好設(shè)計背景的人做的培訓，最佳是互動式的，也會有較好的收獲。３、當你初步完畢一項設(shè)計的時侯，應當做幾項檢查:了解芯片生產(chǎn)廠的工藝,器件模型參數(shù)的變化,并據(jù)此擬定進行參數(shù)掃描仿真的范圍。了解所設(shè)計產(chǎn)品的實際使用環(huán)境，對的設(shè)立系統(tǒng)仿真的輸入條件及負載模型。嚴格執(zhí)行設(shè)計規(guī)則和流程對減少設(shè)計錯誤也很有幫助。4、此外，你需要知識的交流，要重視同前端或系統(tǒng)的交流，深刻理解設(shè)計的約束條件。作為初學者，往往不太清楚系統(tǒng)，除了通過設(shè)計文檔和會議交流來理解自己的設(shè)計任務規(guī)范，同系統(tǒng)和前端的溝通是IＣ設(shè)計必不可少的。所謂設(shè)計技巧,都是在明了約束條件的基礎(chǔ)上而言的，系統(tǒng)或前端的設(shè)計工程師，往往可以給初學者很多指導性的意見。5、重視同后端和加工線的交流:IＣ設(shè)計的復雜度太高，除了借助EＤA工具商的積極推介來建立概念之外,IC設(shè)計者還應當積極地同設(shè)計環(huán)節(jié)的上下游,如后端設(shè)計服務或加工服務的工程師,工藝工程師之間進行積極溝通和學習。對于初學者來說,后端加工廠家往往可認為他們帶來一些經(jīng)典的基本理念,一些不能犯的錯誤等基本戒條。一些好的后端服務公司，不僅能提供十分嚴格的DeｓignKit,還可以給出混合信號設(shè)計方面十分有益的指導,幫助初學者走好起步之路。加工方面的知識,對于ＩC設(shè)計的"產(chǎn)品化＂更是十分關(guān)鍵。6、重視驗證和測試，做一個"偏執(zhí)狂"：IC設(shè)計的風險比板級電子設(shè)計來的更大，因此實驗的機會十分寶貴,"偏執(zhí)狂"的精神,對ＩC設(shè)計的成功來說十分關(guān)鍵。除了依靠公司成熟的設(shè)計環(huán)境,DeｓｉgｎKit和體制的規(guī)范來保證成功之外,對驗證的重視和深刻理解,是一個IC設(shè)計者能否經(jīng)受壓力和享受成功十分關(guān)鍵的部分。由于流片的機會相對不多，因此找機會更多地參與和理解測試，對產(chǎn)品成功和失敗的認真總結(jié)與分析，是一個IC設(shè)計者成長的必經(jīng)之路。同行交流以及工作環(huán)境的重要性：IC設(shè)計的復雜性和技術(shù)的快速發(fā)展，使得同行之間的交流十分關(guān)鍵，多參與一些適合自己水平的討論組和行業(yè)會議,對提高水平也是十分有益的。通過同行之間的交流，還可以發(fā)現(xiàn)環(huán)境對于IC設(shè)計水平的重要影響。公司的財力,產(chǎn)品的方向,項目的難度,很大限度上可以影響到一個設(shè)計者可以達成的最高水平。辯證地結(jié)識自己的技術(shù)提高和環(huán)境之間的互相關(guān)系，將是國內(nèi)的設(shè)計者在一定的階段會碰到的問題.芯片封裝術(shù)語１、BＧA(bａｌlｇriｄarｒay)球形觸點陳列，表面貼裝型封裝之一。在印刷基板的背面按陳列方式制作出球形凸點用以代替引腳,在印刷基板的正面裝配LSI芯片,然后用模壓樹脂或灌封方法進行密封。也稱為凸點陳列載體(PＡC)。引腳可超過２00，是多引腳LＳI用的一種封裝。封裝本體也可做得比ＱFP(四側(cè)引腳扁平封裝)小。例如,引腳中心距為1．5mm的360引腳BＧＡ僅為３１mm見方；而引腳中心距為0．5mm的３0４引腳QＦP為40mｍ見方。并且ＢGA不用緊張QFP那樣的引腳變形問題。該封裝是美國Motｏrolａ公司開發(fā)的,一方面在便攜式電話等設(shè)備中被采用，此后在美國有可能在個人計算機中普及。最初,BGA的引腳(凸點）中心距為１.５ｍm,引腳數(shù)為225。現(xiàn)在也有一些LSI廠家正在開發(fā)500引腳的ＢGA。ＢGA的問題是回流焊后的外觀檢查?，F(xiàn)在尚不清楚是否有效的外觀檢查方法。有的認為,由于焊接的中心距較大，連接可以看作是穩(wěn)定的，只能通過功能檢查來解決。美國Motoｒola公司把用模壓樹脂密封的封裝稱為OMPAC,而把灌封方法密封的封裝稱為GPＡC(見OMPＡＣ和GPＡC)。2、BQFＰ(quadflatpackagｅwitｈbumper)帶緩沖墊的四側(cè)引腳扁平封裝。QFP封裝之一，在封裝本體的四個角設(shè)立突起(緩沖墊)以防止在運送過程中引腳發(fā)生彎曲變形。美國半導體廠家重要在微解決器和ASIＣ等電路中采用此封裝。引腳中心距0.６35mｍ,引腳數(shù)從8４到196左右(見QＦP)。3、碰焊PGA（buttjointpinｇridaｒraｙ）表面貼裝型PGＡ的別稱(見表面貼裝型PＧA）。4、C-(ceramic)表達陶瓷封裝的記號。例如,ＣDIP表達的是陶瓷DIP。是在實際中經(jīng)常使用的記號。5、Cerdip用玻璃密封的陶瓷雙列直插式封裝，用于ECLＲAM，DSP(數(shù)字信號解決器)等電路。帶有玻璃窗口的Ｃerdｉp用于紫外線擦除型EＰROＭ以及內(nèi)部帶有ＥPROM的微機電路等。引腳中心距2.54ｍm,引腳數(shù)從8到４2。在日本,此封裝表達為DＩP-G(Ｇ即玻璃密封的意思)。6、Ceｒquａｄ表面貼裝型封裝之一,即用下密封的陶瓷QFP,用于封裝DSP等的邏輯LSI電路。帶有窗口的Ceｒquad用于封裝EＰROＭ電路。散熱性比塑料QFP好,在自然空冷條件下可允許1.5~2W的功率。但封裝成本比塑料QFP高3~5倍。引腳中心距有1.27ｍm、0．8mm、0.65mm、0.5mm、0.4mm等多種規(guī)格。引腳數(shù)從32到368。7、ＣＬCC（ceraｍｉcleaｄedｃhiｐcarｒier）帶引腳的陶瓷芯片載體，表面貼裝型封裝之一,引腳從封裝的四個側(cè)面引出,呈丁字形。帶有窗口的用于封裝紫外線擦除型EPＲOM以及帶有ＥPRＯM的微機電路等。此封裝也稱為QＦJ、QＦＪ-G(見QFJ)。8、ＣOＢ(chｉponｂoaｒd)板上芯片封裝,是裸芯片貼裝技術(shù)之一,半導體芯片交接貼裝在印刷線路板上，芯片與基板的電氣連接用引線縫合方法實現(xiàn),芯片與基板的電氣連接用引線縫合方法實現(xiàn),并用樹脂覆蓋以保證可靠性。雖然COＢ是最簡樸的裸芯片貼裝技術(shù)，但它的封裝密度遠不如TAB和倒片焊技術(shù)。９、ＤFP(dｕaｌflatpａckage)雙側(cè)引腳扁平封裝。是SＯP的別稱(見SOP)。以前曾有此稱法,現(xiàn)在已基本上不用。1０、DIC(ｄualin－lineceｒａmicpackage)陶瓷DIＰ（含玻璃密封）的別稱(見ＤIP）.11、ＤＩL(ｄuaｌin-line)ＤＩP的別稱（見ＤIP)。歐洲半導體廠家多用此名稱。1２、ＤIP(ｄｕalin-linepackage）雙列直插式封裝。插裝型封裝之一,引腳從封裝兩側(cè)引出,封裝材料有塑料和陶瓷兩種。DＩP是最普及的插裝型封裝,應用范圍涉及標準邏輯IＣ,存貯器ＬＳI,微機電路等。引腳中心距2.54mｍ，引腳數(shù)從６到64。封裝寬度通常為15.２mm。有的把寬度為7．52mm和10.１6ｍｍ的封裝分別稱為ｓkinnyＤIＰ和sｌimDIP(窄體型DIP)。但多數(shù)情況下并不加區(qū)分,只簡樸地統(tǒng)稱為ＤIP。此外,用低熔點玻璃密封的陶瓷DIＰ也稱為cｅrdip(見cerｄip)。13、DSＯ(dualｓmａlｌｏut－linｔ)雙側(cè)引腳小外形封裝。SOＰ的別稱(見SOＰ)。部分半導體廠家采用此名稱。14、DICP(dｕaｌtaｐecａｒrierpａckage)雙側(cè)引腳帶載封裝。ＴＣＰ（帶載封裝)之一。引腳制作在絕緣帶上并從封裝兩側(cè)引出。由于利用的是TAB(自動帶載焊接)技術(shù)，封裝外形非常薄。常用于液晶顯示驅(qū)動LSI,但多數(shù)為定制品。此外,0.5ｍm厚的存儲器ＬＳＩ簿形封裝正處在開發(fā)階段。在日本，按照EIAJ(日本電子機械工業(yè)）會標準規(guī)定，將ＤＩCP命名為DTP。15、DIP(duaｌｔapｅcarriｅｒpacｋage)同上。日本電子機械工業(yè)會標準對DTCＰ的命名（見DTCP)。1６、FP(fｌatpackage)扁平封裝。表面貼裝型封裝之一。QFP或ＳOP(見QFP和SOP)的別稱。部分半導體廠家采用此名稱。17、flip－ｃhiｐ倒焊芯片。裸芯片封裝技術(shù)之一,在ＬＳI芯片的電極區(qū)制作好金屬凸點,然后把金屬凸點與印刷基板上的電極區(qū)進行壓焊連接。封裝的占有面積基本上與芯片尺寸相同。是所有封裝技術(shù)中體積最小、最薄的一種。但假如基板的熱膨脹系數(shù)與LSＩ芯片不同，就會在接合處產(chǎn)生反映,從而影響連接的可靠性。因此必須用樹脂來加固ＬSI芯片,并使用熱膨脹系數(shù)基本相同的基板材料。1８、ＦQFP(fiｎepｉtchqｕadflａｔpackage)小引腳中心距ＱFP。通常指引腳中心距小于0．6５mm的QFＰ(見ＱFP)。部分導導體廠家采用此名稱。1９、CＰAC(ｇloｂetoppadarrａycarrｉer）美國Motorolａ公司對BGA的別稱（見BGA)。２0、ＣＱＦP(quａdｆiaｔｐacｋagewithguarｄｒiｎｇ)帶保護環(huán)的四側(cè)引腳扁平封裝。塑料QFP之一，引腳用樹脂保護環(huán)掩蔽,以防止彎曲變形。在把LSI組裝在印刷基板上之前，從保護環(huán)處切斷引腳并使其成為海鷗翼狀(L形狀)。這種封裝在美國Motｏrola公司已批量生產(chǎn)。引腳中心距0．5mm，引腳數(shù)最多為20８左右。2１、H－（wｉtｈheatsiｎk)表達帶散熱器的標記。例如，HSOＰ表達帶散熱器的SOＰ。22、pingｒｉdarray(suｒfacemoｕｎttｙpｅ)表面貼裝型PGA。通常ＰGA為插裝型封裝,引腳長約3.４mm。表面貼裝型PＧＡ在封裝的底面有陳列狀的引腳，其長度從1.５mm到２.０mｍ。貼裝采用與印刷基板碰焊的方法，因而也稱為碰焊PＧＡ。由于引腳中心距只有1．2７mm,比插裝型PGA小一半，所以封裝本體可制作得不怎么大,而引腳數(shù)比插裝型多(250~5２8),是大規(guī)模邏輯LSI用的封裝。封裝的基材有多層陶瓷基板和玻璃環(huán)氧樹脂印刷基數(shù)。以多層陶瓷基材制作封裝已經(jīng)實用化。23、JLCC(J-leadedchipcarrier)J形引腳芯片載體。指帶窗口CLＣC和帶窗口的陶瓷QFJ的別稱（見ＣLＣＣ和ＱFＪ)。部分半導體廠家采用的名稱。24、LCC(Lｅａdlesschiｐcａｒｒier)無引腳芯片載體。指陶瓷基板的四個側(cè)面只有電極接觸而無引腳的表面貼裝型封裝。是高速和高頻IＣ用封裝,也稱為陶瓷QFN或ＱFＮ－Ｃ(見QFN）。25、ＬGA(landgriｄarraｙ)觸點陳列封裝。即在底面制作有陣列狀態(tài)坦電極觸點的封裝。裝配時插入插座即可。現(xiàn)已實用的有2２7觸點（1.２７mm中心距)和447觸點（2.５４mｍ中心距）的陶瓷ＬGＡ,應用于高速邏輯LSI電路。LGA與QFＰ相比，可以以比較小的封裝容納更多的輸入輸出引腳。此外,由于引線的阻抗小,對于高速LSＩ是很合用的。但由于插座制作復雜,成本高,現(xiàn)在基本上不怎么使用。預計此后對其需求會有所增長。26、ＬOC（leａdoncｈｉｐ)芯片上引線封裝。LＳI封裝技術(shù)之一,引線框架的前端處在芯片上方的一種結(jié)構(gòu)，芯片的中心附近制作有凸焊點,用引線縫合進行電氣連接。與本來把引線框架布置在芯片側(cè)面附近的結(jié)構(gòu)相比,在相同大小的封裝中容納的芯片達１mm左右寬度。27、ＬQＦP(loｗprｏfiｌequａｄflatpaｃkagｅ)薄型QFＰ。指封裝本體厚度為１.4mm的ＱFP,是日本電子機械工業(yè)會根據(jù)制定的新ＱＦP外形規(guī)格所用的名稱。２８、L－QUAD陶瓷QＦP之一。封裝基板用氮化鋁，基導熱率比氧化鋁高７～8倍，具有較好的散熱性。封裝的框架用氧化鋁,芯片用灌封法密封，從而克制了成本。是為邏輯LSＩ開發(fā)的一種封裝，在自然空冷條件下可允許W3的功率。現(xiàn)已開發(fā)出了2０8引腳(0.５ｍm中心距）和16０引腳(0.６５mｍ中心距）的LＳI邏輯用封裝，并于1993年10月開始投入批量生產(chǎn)。29、MＣＭ(mｕｌtｉ-cｈipmodulｅ）多芯片組件。將多塊半導體裸芯片組裝在一塊布線基板上的一種封裝。根據(jù)基板材料可分為ＭCM-L,ＭCM－C和MCM－D三大類。ＭＣM－L是使用通常的玻璃環(huán)氧樹脂多層印刷基板的組件。布線密度不怎么高，成本較低。MCM-Ｃ是用厚膜技術(shù)形成多層布線,以陶瓷(氧化鋁或玻璃陶瓷)作為基板的組件,與使用多層陶瓷基板的厚膜混合IC類似。兩者無明顯差別。布線密度高于MCM－L。MCM－D是用薄膜技術(shù)形成多層布線，以陶瓷（氧化鋁或氮化鋁)或Sｉ、Al作為基板的組件。布線密謀在三種組件中是最高的,但成本也高。３0、MFP(minｉｆlaｔpackage）小形扁平封裝。塑料SOP或ＳSOP的別稱(見SOP和SSＯP)。部分半導體廠家采用的名稱。31、MQFP（mｅｔricｑuaｄfｌａt(yī)paｃkage)按照JEDＥＣ(美國聯(lián)合電子設(shè)備委員會)標準對ＱFP進行的一種分類。指引腳中心距為0．6５mm、本體厚度為3.8ｍm～2.0mｍ的標準QFP(見QFＰ)。32、MQUＡＤ（meｔalqｕaｄ)美國Ｏlin公司開發(fā)的一種QＦP封裝?；迮c封蓋均采用鋁材,用粘合劑密封。在自然空冷條件下可允許2.5W~2.８Ｗ的功率。日本新光電氣工業(yè)公司于1993年獲得特許開始生產(chǎn)。33、ＭSP(ｍinisquaｒeｐａckage）ＱFI的別稱(見QFＩ），在開發(fā)初期多稱為MSＰ。ＱＦI是日本電子機械工業(yè)會規(guī)定的名稱。34、OPMＡＣ(overmolｄedpadarraycarｒiｅｒ)模壓樹脂密封凸點陳列載體。美國Motｏrｏla公司對模壓樹脂密封BGA采用的名稱(見BGA）。35、P-(pｌasｔｉc)表達塑料封裝的記號。如PDＩP表達塑料ＤＩP。3６、PAC(paｄarｒaycａrrier）凸點陳列載體，ＢＧA的別稱(見BGA)。37、PCLP(prｉｎtｅｄｃircuitboａｒdleadlｅssｐackagｅ)印刷電路板無引線封裝。日本富士通公司對塑料QＦN(塑料LCＣ）采用的名稱(見ＱＦN)。引腳中心距有0.5５ｍm和0.4ｍm兩種規(guī)格。目前正處在開發(fā)階段。３8、ＰFＰF(pｌａｓtiｃfｌatpackａge)塑料扁平封裝。塑料ＱFP的別稱(見ＱFＰ)。部分LSI廠家采用的名稱。39、PGA(pingｒidａｒｒay）陳列引腳封裝。插裝型封裝之一，其底面的垂直引腳呈陳列狀排列。封裝基材基本上都采用多層陶瓷基板。在未專門表達出材料名稱的情況下,多數(shù)為陶瓷PGＡ,用于高速大規(guī)模邏輯LＳI電路。成本較高。引腳中心距通常為２.５4mm,引腳數(shù)從6４到447左右。了為減少成本,封裝基材可用玻璃環(huán)氧樹脂印刷基板代替。也有6４～２５6引腳的塑料PGＡ。此外，尚有一種引腳中心距為1．27mm的短引腳表面貼裝型PGA(碰焊ＰGＡ）。(見表面貼裝型ＰGA)。40、piｇgyｂａｃk馱載封裝。指配有插座的陶瓷封裝，形關(guān)與DIＰ、ＱFP、QFN相似。在開發(fā)帶有微機的設(shè)備時用于評價程序確認操作。例如,將ＥＰROM插入插座進行調(diào)試。這種封裝基本上都是定制品，市場上不怎么流通。41、PLＣC(pｌasticleａdｅｄchiｐｃarrｉeｒ)帶引線的塑料芯片載體。表面貼裝型封裝之一。引腳從封裝的四個側(cè)面引出,呈丁字形，是塑料制品。美國德克薩斯儀器公司一方面在64k位DRＡＭ和２56ｋDＲＡＭ中采用,現(xiàn)在已經(jīng)普及用于邏輯LSI、DLD(或程邏輯器件)等電路。引腳中心距1.27ｍｍ，引腳數(shù)從18到８4。Ｊ形引腳不易變形,比QFP容易操作,但焊接后的外觀檢查較為困難。PＬCＣ與LCＣ（也稱QＦＮ)相似。以前,兩者的區(qū)別僅在于前者用塑料,后者用陶瓷。但現(xiàn)在已經(jīng)出現(xiàn)用陶瓷制作的J形引腳封裝和用塑料制作的無引腳封裝(標記為塑料LCC、PCＬP、Ｐ－LCC等），已經(jīng)無法分辨。為此,日本電子機械工業(yè)會于１９８8年決定,把從四側(cè)引出J形引腳的封裝稱為QFＪ,把在四側(cè)帶有電極凸點的封裝稱為QFＮ(見QFJ和QＦN)。42、P－LCC（ｐlastiｃteadlｅsschｉpcarrｉeｒ)(plａｓticｌeａdｅｄcｈipｃurrier)有時候是塑料QFJ的別稱，有時候是ＱFＮ(塑料ＬCC)的別稱（見QFJ和QFN)。部分ＬSI廠家用PLCC表達帶引線封裝,用P－ＬＣＣ表達無引線封裝，以示區(qū)別。43、QＦH（ｑuａdfｌａt(yī)highpackａge）四側(cè)引腳厚體扁平封裝。塑料ＱFP的一種，為了防止封裝本體斷裂,QFＰ本體制作得較厚(見QFP)。部分半導體廠家采用的名稱。44、QFI（ｑuadflatI-lｅadｅdｐaｃkgａc)四側(cè)I形引腳扁平封裝。表面貼裝型封裝之一。引腳從封裝四個側(cè)面引出，向下呈I字。也稱為MSP(見MSP）。貼裝與印刷基板進行碰焊連接。由于引腳無突出部分,貼裝占有面積小于QFP。日立制作所為視頻模擬ＩＣ開發(fā)并使用了這種封裝。此外，日本的Motoｒｏla公司的PＬLＩＣ也采用了此種封裝。引腳中心距１.27ｍm,引腳數(shù)從１8于68。４5、QFJ(qｕadfｌatJ-leａdedpaｃｋage)四側(cè)J形引腳扁平封裝。表面貼裝封裝之一。引腳從封裝四個側(cè)面引出,向下呈J字形。是日本電子機械工業(yè)會規(guī)定的名稱。引腳中心距1.27mm。材料有塑料和陶瓷兩種。塑料QFJ多數(shù)情況稱為PLCC(見PLCＣ),用于微機、門陳列、ＤRAＭ、ASSＰ、OTP等電路。引腳數(shù)從18至84。陶瓷ＱFＪ也稱為CLＣC、JLＣC(見CＬCＣ)。帶窗口的封裝用于紫外線擦除型EPROM以及帶有EPROM的微機芯片電路。引腳數(shù)從３２至84。46、ＱFＮ（ｑｕaｄｆlaｔｎoｎ-ｌeadedｐackaｇe）四側(cè)無引腳扁平封裝。表面貼裝型封裝之一?，F(xiàn)在多稱為ＬCＣ。QFＮ是日本電子機械工業(yè)會規(guī)定的名稱。封裝四側(cè)配置有電極觸點，由于無引腳,貼裝占有面積比QFP小,高度比QFＰ低。但是，當印刷基板與封裝之間產(chǎn)生應力時,在電極接觸處就不能得到緩解。因此電極觸點難于作到ＱFＰ的引腳那樣多,一般從14到100左右。材料有陶瓷和塑料兩種。當有LCC標記時基本上都是陶瓷ＱFN。電極觸點中心距1.２7mm。塑料QFN是以玻璃環(huán)氧樹脂印刷基板基材的一種低成本封裝。電極觸點中心距除1.27mm外,尚有０.６5ｍm和０.５mm兩種。這種封裝也稱為塑料LＣＣ、PCLC、P－ＬCＣ等。47、QFP(qｕａdｆlatpacｋaｇｅ）四側(cè)引腳扁平封裝。表面貼裝型封裝之一，引腳從四個側(cè)面引出呈海鷗翼（Ｌ)型?；挠刑沾伞⒔饘俸退芰先N。從數(shù)量上看,塑料封裝占絕大部分。當沒有特別表達出材料時，多數(shù)情況為塑料QFP。塑料QＦP是最普及的多引腳LSI封裝。不僅用于微解決器,門陳列等數(shù)字邏輯LSI電路,并且也用于VTR信號解決音響信號解決等模擬ＬSＩ電路。引腳中心距有1.0mm、0．８ｍm、0.６5mｍ、0.５mｍ、０．4mｍ、0.3ｍm等多種規(guī)格。０.6５mm中心距規(guī)格中最多引腳數(shù)為3０4。日本將引腳中心距小于0.６5mm的QＦＰ稱為QFP(ＦＰ)。但現(xiàn)在日本電子機械工業(yè)會對QFP的外形規(guī)格進行了重新評價。在引腳中心距上不加區(qū)別，而是根據(jù)封裝本體厚度分為QFP(2．0mm~3.6ｍm厚)、LQFＰ(１．4mｍ厚)和TQＦＰ(１.0mｍ厚）三種。此外,有的LSＩ廠家把引腳中心距為０.5mm的QFP專門稱為收縮型QＦP或SQFＰ、ＶQFP。但有的廠家把引腳中心距為０.65mm及０．4mｍ的QFP也稱為SQFＰ,至使名稱稍有一些混亂。QFP的缺陷是,當引腳中心距小于0.6５mm時,引腳容易彎曲。為了防止引腳變形，現(xiàn)已出現(xiàn)了幾種改善的QFP品種。如封裝的四個角帶有樹指緩沖墊的BＱFP（見BQFＰ);帶樹脂保護環(huán)覆蓋引腳前端的GQFP(見ＧQFP）；在封裝本體里設(shè)立測試凸點、放在防止引腳變形的專用夾具里就可進行測試的ＴPQFＰ(見ＴPＱFP)。在邏輯LＳＩ方面,不少開發(fā)品和高可靠品都封裝在多層陶瓷QFP里。引腳中心距最小為0.4mm、引腳數(shù)最多為34８的產(chǎn)品也已問世。此外,也有用玻璃密封的陶瓷ＱFP(見Geｒqａd)。48、ＱＦＰ(FP)(QＦＰfiｎｅｐｉtch)小中心距QFP。日本電子機械工業(yè)會標準所規(guī)定的名稱。指引腳中心距為0.55mm、0.4mｍ、0.3mm等小于0.6５mm的QＦP（見QFP)。49、QIC(qｕaｄin-lineceramicpacｋage）陶瓷QＦP的別稱。部分半導體廠家采用的名稱(見QFP、Ceｒquａd)。50、QIP(quadin-liｎeｐlastｉｃpackａｇe)塑料QFＰ的別稱。部分半導體廠家采用的名稱(見QFP）。５1、QＴCP(quadｔapｅcａrriｅｒpａckａgｅ)四側(cè)引腳帶載封裝。TCP封裝之一，在絕緣帶上形成引腳并從封裝四個側(cè)面引出。是運用TAB技術(shù)的薄型封裝(見ＴＡB、TCP)。52、QTP(qｕaｄｔapｅcarｒierpａckagｅ)四側(cè)引腳帶載封裝。日本電子機械工業(yè)會于1９９3年４月對QTCP所制定的外形規(guī)格所用的名稱(見TCP)。５3、ＱUIＬ(qｕadｉn-ｌｉnｅ)QUIP的別稱（見QUIP)。54、QＵIP(quaｄin-linｅｐacｋａge)四列引腳直插式封裝。引腳從封裝兩個側(cè)面引出，每隔一根交錯向下彎曲成四列。引腳中心距１.27mm,當插入印刷基板時,插入中心距就變成2．5mm。因此可用于標準印刷線路板。是比標準ＤＩＰ更小的一種封裝。日本電氣公司在臺式計算機和家電產(chǎn)品等的微機芯片中采用了些種封裝。材料有陶瓷和塑料兩種。引腳數(shù)６4。55、SＤＩP(shｒｉnkdualin-ｌｉnｅpaｃkage)收縮型DIP。插裝型封裝之一，形狀與DIP相同，但引腳中心距(1.７78mm）小于ＤIＰ(２.54mm）,因而得此稱呼。引腳數(shù)從14到9０。也有稱為SＨ－DIP的。材料有陶瓷和塑料兩種。56、ＳＨ-ＤIP(shｒｉnkｄuａlｉn－linepackagｅ)同SDＩP。部分半導體廠家采用的名稱。57、SＩL（singlein-lｉｎe）SIP的別稱（見SIＰ)。歐洲半導體廠家多采用ＳIL這個名稱。58、ＳIMM(ｓinｇlｅｉn-liｎememoryｍodule）單列存貯器組件。只在印刷基板的一個側(cè)面附近配有電極的存貯器組件。通常指插入插座的組件。標準SIＭM有中心距為２.54mm的3０電極和中心距為1.27mm的72電極兩種規(guī)格。在印刷基板的單面或雙面裝有用SOJ封裝的1兆位及4兆位DRＡM的ＳＩＭＭ已經(jīng)在個人計算機、工作站等設(shè)備中獲得廣泛應用。至少有３0～40%的ＤRAM都裝配在ＳIＭＭ里。59、SIＰ（sinｇlｅin-liｎepａckagｅ)單列直插式封裝。引腳從封裝一個側(cè)面引出，排列成一條直線。當裝配到印刷基板上時封裝呈側(cè)立狀。引腳中心距通常為2.5４ｍｍ，引腳數(shù)從2至23,多數(shù)為定制產(chǎn)品。封裝的形狀各異。也有的把形狀與ＺIP相同的封裝稱為ＳIP。6０、ＳK-DＩP(ｓkinｎｙdualin－liｎepackagｅ)DIP的一種。指寬度為7.６2mm、引腳中心距為2.54mm的窄體DIP。通常統(tǒng)稱為DＩＰ（見DＩＰ)。61、SL－DIＰ(sliｍdualiｎ-linepaｃkagｅ)ＤIP的一種。指寬度為1０.16mm,引腳中心距為2.54ｍm的窄體ＤIP。通常統(tǒng)稱為DIP。62、SMD（sｕrfaｃｅｍounｔdevicｅs)表面貼裝器件。偶而，有的半導體廠家把SＯP歸為SＭD（見SOP)。63、SO（smallｏut-line)SOP的別稱。世界上很多半導體廠家都采用此別稱。(見ＳＯP）。64、SOI(smallouｔ-ｌｉneI-lｅadｅdpackage)I形引腳小外型封裝。表面貼裝型封裝之一。引腳從封裝雙側(cè)引出向下呈Ｉ字形，中心距1.２７mm。貼裝占有面積小于SOP。日立公司在模擬IC（電機驅(qū)動用IC)中采用了此封裝。引腳數(shù)26。65、SOIC（smallout-ｌiｎeｉnteｇrateｄcircｕit)SOＰ的別稱(見SOP)。國外有許多半導體廠家采用此名稱。66、SOＪ（ＳmaｌｌOut-LinｅJ-LeadeｄＰａckage)Ｊ形引腳小外型封裝。表面貼裝型封裝之一。引腳從封裝兩側(cè)引出向下呈J字形，故此得名。通常為塑料制品，多數(shù)用于DRAM和SＲAM等存儲器LSI電路，但絕大部分是DRＡM。用SOJ封裝的ＤRAM器件很多都裝配在SIMM上。引腳中心距1.２7mｍ,引腳數(shù)從2０至４０(見SＩMM）。67、SQL（SmallOut－LineＬ-leａｄedpackaｇe)按照ＪEDEＣ(美國聯(lián)合電子設(shè)備工程委員會)標準對SＯP所采用的名稱(見SOP)。６８、ＳOＮＦ(SmaｌｌＯuｔ-LineNon-Ｆiｎ)無散熱片的SOＰ。與通常的SOP相同。為了在功率ＩC封裝中表達無散熱片的區(qū)別，故意增添了NF(ｎoｎ－fiｎ）標記。部分半導體廠家采用的名稱（見SOP）。６9、ＳOＦ(ｓmａlｌＯut-Ｌineｐaｃkagｅ）小外形封裝。表面貼裝型封裝之一,引腳從封裝兩側(cè)引出呈海鷗翼狀(Ｌ字形)。材料有塑料和陶瓷兩種。此外也叫SOL和DＦP。ＳOP除了用于存儲器LSI外,也廣泛用于規(guī)模不太大的AＳSP等電路。在輸入輸出端子不超過１0~4０的領(lǐng)域，SOＰ是普及最廣的表面貼裝封裝。引腳中心距１．2７ｍm，引腳數(shù)從８～44。此外，引腳中心距小于1.27mm的ＳOP也稱為SSOP;裝配高度不到1.27mm的SＯP也稱為TSOP(見ＳSOＰ、ＴSOP）。尚有一種帶有散熱片的ＳＯP。７0、SOW(SmallOutlinePackage(Wide-Ｊype)）寬體SOP。部分半導體廠家采用的名稱。目前，集成電路蓬勃發(fā)展,在集成電路設(shè)計項目中，