第四章場效應(yīng)管放大電路

模擬電子線路P溝道耗盡型P溝道P溝道N溝道增強(qiáng)型N溝道N溝道（耗盡型）FET場效應(yīng)管JFET結(jié)型MOSFET絕緣柵型(IGFET)耗盡型：場效應(yīng)管沒有加偏置電壓時，就有導(dǎo)電溝道存在增強(qiáng)型：場效應(yīng)管沒有加偏置電壓時，沒有導(dǎo)電溝道模擬電子線路一、N溝道增強(qiáng)型MOSFET1、結(jié)構(gòu)（N溝道）L：溝道長度W：溝道寬度tox

：絕緣層厚度通常W>L§4.1金屬-氧化物-半導(dǎo)體（MOS）場效應(yīng)管模擬電子線路剖面圖符號模擬電子線路2、工作原理（1）vGS對溝道的控制作用當(dāng)vGS≤0時無導(dǎo)電溝道，

d、s間加電壓時，也無電流產(chǎn)生。當(dāng)0<vGS

<VT時產(chǎn)生電場，但未形成導(dǎo)電溝道（感生溝道），d、s間加電壓后，沒有電流產(chǎn)生。當(dāng)vGS

>VT時在電場作用下產(chǎn)生導(dǎo)電溝道，d、s間加電壓后，將有電流產(chǎn)生。

vGS越大，導(dǎo)電溝道越厚VT稱為開啟電壓模擬電子線路（2）vDS對溝道的控制作用靠近漏極d處的電位升高電場強(qiáng)度減小溝道變薄當(dāng)vGS一定（vGS

>VT）時，vDS較小ID溝道電位梯度整個溝道呈楔形分布模擬電子線路當(dāng)vGS一定（vGS

>VT）時，vDSID溝道電位梯度當(dāng)vDS增加到使vGD=VT時，在緊靠漏極處出現(xiàn)預(yù)夾斷。在預(yù)夾斷處：vGD=vGS-vDS

=VT模擬電子線路預(yù)夾斷后，vDS夾斷區(qū)延長溝道電阻ID基本不變模擬電子線路（3）vDS和vGS同時作用時

vDS一定，vGS變化時給定一個vGS

，就有一條不同的iD

–vDS

曲線。模擬電子線路3、

V-I特性曲線及大信號特性方程（1）輸出特性及大信號特性方程①截止區(qū)當(dāng)vGS＜VT時，導(dǎo)電溝道尚未形成，iD＝0，為截止工作狀態(tài)。模擬電子線路②可變電阻區(qū)

vDS≤（vGS－VT）由于vDS較小，可近似為rdso是一個受vGS控制的可變電阻模擬電子線路n：反型層中電子遷移率Cox：柵極（與襯底間）氧化層單位面積電容本征電導(dǎo)因子其中Kn為電導(dǎo)常數(shù)，單位：mA/V2模擬電子線路③飽和區(qū)（恒流區(qū)又稱放大區(qū)）vGS

>VT

，且vDS≥（vGS－VT）是vGS＝2VT時的iD

V-I特性：模擬電子線路（2）轉(zhuǎn)移特性模擬電子線路二、N溝道耗盡型MOSFET1、結(jié)構(gòu)和工作原理（N溝道）二氧化硅絕緣層中摻有大量的正離子可以在正或負(fù)的柵源電壓下工作，而且基本上無柵流模擬電子線路2、V-I特性曲線及大信號特性方程

（N溝道增強(qiáng)型）模擬電子線路三、P溝道MOSFET模擬電子線路四、溝道長度調(diào)制效應(yīng)實(shí)際上飽和區(qū)的曲線并不是平坦的L的單位為m當(dāng)不考慮溝道調(diào)制效應(yīng)時，＝0，曲線是平坦的。

修正后模擬電子線路五、MOSFET的主要參數(shù)直流參數(shù)1.開啟電壓VT

（增強(qiáng)型參數(shù)）2.夾斷電壓VP

（耗盡型參數(shù)）3.飽和漏電流IDSS

（耗盡型參數(shù)）4.直流輸入電阻RGS

（109Ω～1015Ω）模擬電子線路2.低頻互導(dǎo)gm

考慮到則其中NMOS增強(qiáng)型交流參數(shù)

1.輸出電阻rds

當(dāng)不考慮溝道調(diào)制效應(yīng)時，＝0，rds→∞模擬電子線路極限參數(shù)1.最大漏極電流IDM

2.最大耗散功率PDM

3.最大漏源電壓V（BR）DS

4.最大柵源電壓V（BR）GS

模擬電子線路一、MOSFET放大電路1、直流偏置及靜態(tài)工作點(diǎn)的計算（1）簡單的共源極放大電路（N溝道）直流通路共源極放大電路§4.2MOSFET放大電路模擬電子線路假設(shè)工作在飽和區(qū)，即驗證是否滿足如果不滿足，則說明假設(shè)錯誤須滿足VGS>VT

，否則工作在截止區(qū)再假設(shè)工作在可變電阻區(qū)即模擬電子線路假設(shè)工作在飽和區(qū)滿足假設(shè)成立，結(jié)果即為所求。解：例：設(shè)Rg1=60k，Rg2=40k，Rd=15k，試計算電路的靜態(tài)漏極電流IDQ和漏源電壓VDSQ。VDD=5V，VT=1V，模擬電子線路（2）帶源極電阻的NMOS共源極放大電路飽和區(qū)需要驗證是否滿足模擬電子線路靜態(tài)時，vI＝0，VG＝0，ID＝I電流源偏置VS＝VG－VGS（飽和區(qū)）模擬電子線路2、圖解分析由于負(fù)載開路，交流負(fù)載線與直流負(fù)載線相同模擬電子線路3、小信號模型分析（1）模型靜態(tài)值（直流）動態(tài)值（交流）非線性失真項當(dāng)，vgs<<2(VGSQ-VT)時，模擬電子線路

0時高頻小信號模型=0時模擬電子線路解：例5.2.2的直流分析已求得：（2）放大電路分析（例5.2.5）s模擬電子線路（2）放大電路分析（例5.2.5）s模擬電子線路（2）放大電路分析（例5.2.6）共漏模擬電子線路模擬電子線路一、JFET的結(jié)構(gòu)和工作原理1、結(jié)構(gòu)

§4.3結(jié)型場效應(yīng)管模擬電子線路2、工作原理①vGS對溝道的控制作用當(dāng)vGS＜0時（以N溝道JFET為例）當(dāng)溝道夾斷時，對應(yīng)的柵源電壓vGS稱為夾斷電壓VP

（或VGS(off)）。對于N溝道的JFET，VP<0。PN結(jié)反偏耗盡層加厚溝道變窄。vGS繼續(xù)減小，溝道繼續(xù)變窄。模擬電子線路②vDS對溝道的控制作用當(dāng)vGS=0時，vDSID

G、D間PN結(jié)的反向電壓增加，使靠近漏極處的耗盡層加寬，溝道變窄，從上至下呈楔形分布。當(dāng)vDS增加到使vGD=VP時，在緊靠漏極處出現(xiàn)預(yù)夾斷。此時vDS

夾斷區(qū)延長溝道電阻ID基本不變模擬電子線路③

vGS和vDS同時作用時當(dāng)VP<vGS<0時，導(dǎo)電溝道更容易夾斷，對于同樣的vDS

，

ID的值比vGS=0時的值要小。在預(yù)夾斷處vGD=vGS-vDS

=VP模擬電子線路二、JFET的特性曲線及參數(shù)2、轉(zhuǎn)移特性1、輸出特性模擬電子線路與MOSFET類似3、主要參數(shù)模擬電子線路§4.5各