第6章存儲器設計存儲器存儲方式存儲單元8位二進制字節編號地址§6.1存儲器分類一、存儲器的分類1、按存儲介質分類半導體存儲器、磁表面存儲器、光表面存儲器2、按存儲器的讀寫功能分類只讀存儲器（ROM）、隨機存儲器(RAM）3、按信息的可保存性分類非永久性記憶的存儲器、永久性記憶的存儲器4、按在微機系統中的作用分類

主存儲器、輔助存儲器、高速緩沖存儲器二、半導體存儲器的分類與選用原則1、分類及特點2、選用原則ROM與RAM的選用ROM類型的選用RAM類型的選用芯片型號的選用掩模ROMPROMEPROMEPROMFlashROM2（4個層面）SRAMDRAM內存條FlashROM特點：

兼具EEPROM、SRAM和DRAM的優點FlashROM應用：

主板、顯卡BIOS

移動存儲器

MP3播放器數碼相機、攝像機存儲卡嵌入式、便攜式系統電子盤典型FlashROM芯片：

SST28EF020（256KB)Intel28F032SA（4MB）

……速度高、密度大；非易失（掉電時信息不丟失）；內含命令、狀態寄存器，可在系統編程；可整片/按扇區/按頁面/按字節擦寫；有數據保護、保密能力。存儲系統的層次結構

1、存儲系統的層次結構

是指把各種不同存儲容量、存取速度和價格的存儲器按層次結構組成多層存儲器，并通過管理軟件和輔助硬件有機組合成統一的整體，使所存放的程序和數據按層次分布在各種存儲器中,核心是解決容量、速度、價格間的矛盾

2、常用的存儲系統的層次結構主要由高速緩沖存儲器Cache、主存儲器和輔助存儲器組成

3、解決CPU與主存儲器速度差所采取的措施（1）CPU內部設置多個通用寄存器（2）采用多存儲模塊交叉存取（3）采用高速緩沖存儲器（Cache）

§6.2存儲器的基本性能指標

1、存儲容量（1）存儲容量=存儲器單元數×每單元二進制位數（2）換算關系：

1KB=210B=1024B1MB=220B=1024KB1GB=230B=1024MB1TB=240B=1024GB2、讀寫速度（1）存取時間：啟動一次存儲器操作到完成該操作所經歷的時間。時間越小，存儲速度越快。如DRAM：100ns～200ns，SRAM：20ns～40ns。（2）存取周期：連續兩次獨立的存儲器操作所需要的最短的時間。一般情況下，存取周期略大于存取時間。

tcyc(R)<4T–tda

–tD

–T

tcyc(R)：最小讀出時間4T：最小總線周期tda

：地址總線延時時間tD

：其他因素引起的總線附加延時

3、非易失性：存儲器在掉電后信息仍然能夠保持

4、可靠性：用平均故障時間MTBF（MeanTimeBetweenFailures）來衡量。MTBF越長，可靠性越高。5、功耗：存儲器耗電的多少，同時反映了其發熱的程度。

6、成本、體積等§

6.3

存儲器芯片與CPU的接口特性——設計/擴展存儲器系統的基礎片選地址片內地址高位地址低位地址內存地址1.各種存儲器芯片的接口共性4類接口信號線（電源線除外）數據線地址線片選線讀/寫控制線直連直連地址譯碼器DB低位

高位AB匹配直連等待產生電路CB相應線CPU不匹配關鍵：高低位AB如何劃分根據譯碼方式的不同，可有三種常用片選控制方法：1、線選法2、全譯碼法3、局部譯碼法1.線選法除將低位地址線直接接片內地址外，把余下的高位地址線分別作為各個存儲器芯片內片選控制信號。注意：片選地址線每次尋址時只能有一位有效，不允許同時有多位有效。A10～A02KB(1)2KB(2)2KB(3)2KB(4)2KB(5)CSCSCSCSCSA11A12A13A14A15常用片選控制方法：線選法局部譯碼法全譯碼法常用片選控制方法：線選法局部譯碼法全譯碼法2.局部譯碼法對高位地址總線中的一部分(而不是全部)進行譯碼，以產生各存儲器芯片的片選控制信號。A11～A04KB(1)4KB(2)4KB(8)CSCSCSY0Y1Y7譯碼器A15～A12中任三根當采用線選法地址線不夠用，而又不需要全部存儲空間的尋址能力時，可采用這種方法。常用片選控制方法：線選法局部譯碼法全譯碼法4KB(1)A11～A0A15～A12譯碼器4KB(2)4KB(16)CSCSCSY0Y1Y153.全譯碼法對高位地址總線全部譯碼，譯碼輸出作為各芯片的片選信號。線選法和局都譯碼法雖電路簡單，但都存在地址重疊和地址不連續問題，使尋址空間利用率降低，所以一般多采用全譯碼法。2.內存儲器系統的構成原理三項任務確定結構——單體？多體？選擇芯片設計接口——關鍵對8位機，單體對32位機，4體對16位機，雙體??????BHE、A0組合：BHEA0總線使用情況

00從偶地址單元開始，在16位數據總線上進行字傳送

01從奇地址單元開始，在高8位數據總線上進行字節傳送

10從偶地址單元開始，在低8位數據總線上進行字節傳送

11無效控制總線(1)BHE/S7：高8位數據總線允許/狀態復用引腳。在總線周期的T1狀態，此引腳輸出BHE信號，表示高8位數據線D15-D8上的數據有效。在8086中，S7未定義。A0~A23BHE80286D0~D15地址鎖存器80286存儲器結構A1~A23A0BHE地址總線D0~D7D8~D15數據總線偶數存儲體奇數存儲體FFFFFEFFFFFC

000002000000000003000001

FFFFFDFFFFFF8086CPU對存儲器的讀方式A2~A31BHE80386/80486BE0BE3D0~D31地址鎖存器386/486存儲器結構存儲體0存儲體1存儲體2存儲體3數據收/發驅動器A2~A31BE0BE1BE2BE3D0~D7D16~D23D24~D31D8~D15D0~D313、歸結為（8位）單體存儲器的設計：?

芯片選擇?接口設計?

位、字擴展通過位擴展，滿足（8位）字長要求通過字擴展，滿足字數（地址單元數）要求——重點是在地址分配基礎上的地址譯碼與地址總線的連接/轉換與控制總線的連接/轉換與數據總線的連接/轉換

4、存儲器擴展用多片存儲芯片構成一個需要的內存空間；各存儲器芯片在整個內存中占據不同的地址范圍；任一時刻僅有一片（或一組）被選中。

存儲器芯片的存儲容量等于：

單元數×每單元的位數字節數字長擴展單元擴展字長

存儲器擴展方法位擴展字擴展字位擴展擴展字長擴展單元數既擴展字長也擴展單元數位擴展構成內存的存儲器芯片的字長小于內存單元的字長時——需進行位擴展。位擴展：每單元字長的擴展。位擴展例用8片2164A芯片構成64KB存儲器。LS158A0~A7A8~A152164A2164A2164ADBABD0D1D70000HFFFFH.…位擴展方法：將每片的地址線、控制線并聯，數據線分別引出。位擴展特點：存儲器的單元數不變，位數增加。字擴展地址空間的擴展芯片每個單元中的字長滿足，但單元數不滿足。擴展原則：每個芯片的地址線、數據線、控制線并聯。片選端分別引出，以使每個芯片有不同的地址范圍。A0～A10DBABD0～D7A0~A10R/WCS2K×8D0～D7A0～A102K×8D0～D7D0～D7A0~A10CS譯碼器Y0Y1高位地址R/W字擴展示意圖字擴展例用兩片64K×8位的SRAM芯片構成容量為128KB的存儲器兩芯片的地址范圍分別為：20000H～2FFFFH30000H～3FFFFH

字擴展例G1G2AG2BCBAY2Y3&MEMRMEMWA19A18A17A1674LS138高位地址：芯片1：0010芯片2：0011A19A18A17A16芯片1芯片2字位擴展設計過程：根據內存容量及芯片容量確定所需存儲芯片數；進行位擴展以滿足字長要求；進行字擴展以滿足容量要求。若已有存儲芯片的容量為L×K，要構成容量為M×N的存儲器，需要的芯片數為：

（M/L）×（N/K）【例】試用8K×4位存儲芯片設計一個48KB容量的8位單體存儲器。設地址總線為A19—A0,存儲器起始地址為90000H。解：（1）位擴展——確定芯片數/組，滿足字長要求；（組內各芯片CS端并聯，數據線分聯）

（2）字擴展——確定組數，滿足容量要求；（各組CS端分聯，對應數據端并聯）

（3）選擇譯碼芯片，進行地址譯碼設置

——滿足地址范圍要求；

（4）直接畫出接口連接圖。【例2】設計結果圖：CS（11）8kx4位CS（12）8kx4位CS（2）8kx4位CS（1）8kx4位?74LS138●A18A17A16A15A14A13A19MRMWD7D0A12A0|D7D4D3