第9章高頻電路的集成化與系統設計9.1高頻電路的集成化

9.2高頻集成電路

9.3高頻電路EDA9.4高頻電路系統設計9.1高頻電路的集成化9.1.1高頻集成電路的類型集成電路是為了完成某種電子電路功能，以特定的工藝在單獨的基片上或基片內形成并互連有關元器件，從而構成的微型電子電路。集成電路是微電子技術的一個方面，也是它的一個發展階段，并也在按照自己的規律發展著。高頻集成電路就是集成電路技術高度發展的產物。近年來，隨著高頻固態器件技術和微電子技術的發展，各種高頻集成電路層出不窮。但不論如何，這些高頻集成電路都可以歸納為以下幾種類型:

(1)按照頻率來劃分，有高頻集成電路、甚高頻集成電路和微波集成電路(MIC)等幾種。當然，根據頻段的詳細劃分，高頻集成電路也可以分得更細致。對于微波集成電路，又可以分為集中參數集成電路和分布參數集成電路兩種。

(2)與普通集成電路一樣，高頻集成電路可分為單片高頻集成電路(MHIC)和混合高頻集成電路(HHIC)。混合高頻集成電路是將多種不同類型的集成電路(如單片電路、普通集成電路甚至分立元件等)混合而成的高頻集成電路，其集成技術簡單，制作容易，因此，初期的高頻集成電路多為HHIC。單片高頻集成電路則是將所有的有源器件(如晶體三極管或場效應管等)和無源元件(如電阻、電容和電感等)都沉積或生長在同一塊半導體基片上或基片內。單片高頻集成電路在初期主要是單元高頻集成電路(如高頻單片集成放大器、高頻單片集成混頻器、高頻單片集成振蕩器等)。隨著技術的進步，MHIC的發展十分迅速，逐漸形成了各種不同功能的高頻單片集成電路、單片集成前端甚至單片集成系統(包含高頻前端)。

(3)從功能或用途上來分，高頻集成電路有高頻通用集成電路和高頻專用集成電路(HFASIC)兩種。高頻通用集成電路主要有高頻集成放大器(包括寬帶放大器、功率放大器、低噪聲放大器(LNA)、對數放大器和可控增益放大器等)、高頻集成混頻器(Mixer)、高頻集成乘法器、高頻集成振蕩器、高頻開關電路、分頻與倍頻器和鎖相環與頻率合成器等，以及上述集成電路的相互組合。高頻專用集成電路是用于專門用途的高頻集成電路或系統，如正交調制解調器、單片調幅(AM)/調頻(FM)接收機等。實際上，通用與專用并不一定有嚴格的界限。應當指出，有些電路，如高頻變壓器、高頻濾波器、平衡/雙平衡混頻器等，嚴格來講不是高頻集成電路(而是高頻組件)，但不論從內部功能上還是從外部封裝上來看，它們都與高頻集成電路有相同的特點，因此，也可以把它們歸入高頻集成電路之列。9.1.2高頻電路的集成化技術

1．傳統硅(Si)技術

1958年美國得克薩斯儀器公司(TI)和仙童公司研制成功第一批集成電路，接著在1959年發明了制造硅平面晶體管的“平面工藝”，利用半導體平面工藝在硅片內制作元器件，并按電路要求在硅片表面制作互連導體，從而制成高密度平面化的集成電路，完善了集成電路的生產工藝。此后，人們利用此種硅平面技術先后制造出了大規模集成電路(LSIC)和超大規模集成電路(VLSIC)。但此時集成的固態器件基本上都是雙極型晶體管(BJT)。20世紀70年代后半期，場效應管(FET)技術開始流行，在集成電路的集成工藝中,由場效應管工藝取代了雙極型晶體管工藝,打破了雙極型工藝一統天下的局面。場效應管是一種利用多子導電的單極型晶體管，由于多子濃度受溫度、光照和核輻射等外界因素的影響較小，因此，其溫度特性比雙極型晶體管要好。也就是說，在環境條件變化較大的場合，用場效應管比較好。此外，金屬氧化物場效應管(MOSFET)的輸入阻抗高，工藝簡單，功耗小，封裝密度也較高，比較適合用于大規模、超大規模集成電路中。與雙極型晶體管相比，跨導小、電路增益低是場效應管的主要缺陷。但不論采用雙極型工藝，還是場效應管工藝，都是在硅平面上制作晶體管的“硅技術”。利用傳統硅技術制作的高頻集成電路，具有制作工藝簡單、功耗小、成本低等特點，但其工作頻率受限，一般認為在1～2GHz以上時不能適用。這主要是因為雙極型晶體管在導電襯底上制作時，襯底與集電極之間的電容太大，這是MOSFET增益太低的緣故。可以這樣說，在2GHz水平，硅占絕對優勢。另外，新技術的開發與運用也會賦予傳統的硅技術以新的生命力。例如，一種雙多晶硅工藝的新雙極技術，可以使器件的高頻特性達到幾十吉赫茲。HP和Norel半導體公司聯合的硅技術雙波段功率放大器模塊，其特征頻率fＴ為25GHz。若采用渠式隔離工藝，將寄生電容減小，會把特征頻率fT提高到35GHz。

2．砷化鉀(GaAs)技術以砷化鉀材料替代硅材料形成的砷化鉀技術主要用在微波電路中。砷化鉀集成電路自1974年由HP公司首創以來，一直用在微波系統中。作為無線通信用高頻模擬集成電路的選擇,砷化鉀器件也只是近幾年的事情。砷化鉀器件的結構主要有五種:平面型肖特基勢壘柵場效應管(簡稱平面型MESFET(金屬半導體場效應管));自對準型MESFET;結型柵場效應管(JFET);金屬氧化物場效應管(MOSFET);高電子遷移率晶體管(HEMT)。在砷化鉀器件中，砷化鉀MESFET，由于其頻響、噪聲、增益、功率應用等性能優于其它工藝，因而在前端(低噪聲放大器(LNA)、寬帶放大、功率放大器、上/下變頻器和微波開關等)或單片微波集成電路(MMIC)等微波固態器件中占有相當優勢，成為高頻和微波集成電路中十分重要的一種器件。砷化鉀MESFET的結構如圖9-1所示，它是在一塊半絕緣的砷化鉀襯底上用外延法生長一層N型砷化鉀層，在其兩端分別引出源極和漏極，在兩者之間引出柵極。對于砷化鉀MESFET，柵長是一個決定最大工作頻率(fmax)的關鍵參數。一般情況下，最大工作頻率隨柵長的縮短而提高。標準砷化鉀MESFET的柵長為0.5μm，其對應的fmax為18GHz;高性能的砷化鉀MESFET的柵長為0.25μm，相應的fmax達25GHz。圖9-1砷化鉀MESFET的結構首次出現于1980年的高電子遷移率晶體管(HEMT)可以最大限度地利用砷化鉀的高電子遷移率的特性。耗盡型的HEMT場效應管是在半絕緣的GaAs襯底上連續生長不摻雜或輕摻雜的GaAs、摻硅的n型AlxGa1－xAs層和摻硅的n型GaAs層，在AlxGa1－xAs層內形成耗盡層。再利用AlGaAs和GaAs電子親和力之差，在未摻雜的GaAs的表面之下形成二次電子氣層，如圖9-2所示。HEMT管的特點是特征頻率更高、電流增益更大、噪聲更小。假晶高電子遷移率晶體管(PHEMT)是一種與HEMT類似的異質結器件，其工作頻率較高，且電源電壓低(小于3V)。提高MESFET的性能/價格比的措施之一就是采用假晶高電子遷移率晶體管工藝。GaAsMESFET和GaAsPHEMT器件一般需要雙電源(正負電源)工作，通常需要先加負電源。這是使用砷化鉀器件的一個缺點。圖9-2耗盡型的HEMT場效應管結構另一種GaAs異質結器件GaAsHBT也越來越受關注，它屬于改進型的雙極晶體管，其發射極和基極被制作在不同材料的禁帶中，如圖9-3所示。其工作原理與普通硅結型NPN晶體管類似，但由于EB結為一阻擋空穴注入而不阻擋電子的勢壘結構，減少了傳輸時間和少子在發射極的存儲，因此，其高頻性能好，頻率響應可達3GHz甚至更高，跨導也很高。GaAsHBT由于采用雙極工藝，可單電源工作。此外，GaAsHBT采用縱向結構(MESFET為單層水平結構)，作為功率放大器比MESFET更有效。總之，用GaAs單晶材料制作的集成電路具有高頻(可達30GHz以上)、高速、低噪聲、微功耗、寬溫區、抗輻射等很多特性，但由于其成本高、工藝復雜，在頻率不是非常高時其使用受到限制。圖9-3GaAsHBT結構

3．硅鍺(SiGe)技術鑒于集成電路在下一代無線通信設備中的重要地位，芯片和無線通信設備廠商都十分迫切地希望集成電路，特別是射頻(RF)集成電路在性能提高的同時，能大幅度地降低成本。但由于硅技術和GaAs技術的特點，它們都很難實現。被稱為20世紀90年代新型光電子、微電子和“第二代硅”材料的硅鍺(SiGe)技術，以其特有的魅力受到半導體業界的高度重視，在20世紀90年代末異軍突起，在1GHz以上的射頻范圍應用越來越廣泛。硅鍺技術結合了硅和鍺的優點，綜合了硅技術和GaAs技術的特點。它是利用與GaAs材料特性相似的新的半導體材料，以傳統的硅(晶體管和IC)工藝制成SiGe異質結雙極晶體管。異質結雙極晶體管的優點就是可以重新構造普通硅半導體材料的能帶間隙，從而改善硅晶體管的性能。在異質結雙極晶體管的基極摻入適量鍺(濃度按一定梯度變化)，就可以獲得新的半導體性質，改變能帶間隙，提高晶體管的性能。由于鍺原子比硅原子大4%，采用超高真空化學氣相沉積法，可以將硅原子和鍺原子很好地結合在一起，協調工作。硅鍺技術的主要優點是工藝簡單、低功耗、低成本、一致性好，頻率特性介于傳統硅器件和砷化鉀器件之間。一種典型的SiGeHBT的電特性參數示于表9-1中。9.1.3高頻集成電路的發展趨勢

20世紀60年代出現的集成電路是電子技術發展史上的里程碑。從IC誕生之日到現在，在大約40年的時間里，經歷了電路集成(CI)、功能集成(FI)、技術集成(TI)和知識集成(KI)四個階段。每個階段都有其本身的標志和特征。現在正處在技術集成(TI)和知識集成(KI)時期，但并不是現在所有的IC都具有這一時期的特征。也就是說，目前的IC是各個階段、各種類型并存。下面僅就高頻IC的發展趨勢做一簡單描述。

1.高集成度(更細工藝)集成電路發展的核心是集成度的提高。從電路集成開始，IC的發展基本上是按照摩爾(Moore)定律(每三年芯片集成度增加四倍，特征尺寸減小30%)進行的，芯片的集成度由十幾萬個晶體管到幾十萬、幾百萬個甚至達到上千萬個晶體管;封裝的引線腳多達幾百個,集成在一塊芯片上的功能也越來越多，甚至于集成電路的設計與制造模式也發生了很大的變化，出現了設計、制造、封裝、測試等相對獨立的“行業”，各“行”各司其職，各自發展，相得益彰。如今，包括高頻IC在內的集成電路的發展仍然服從摩爾定律，而且，在相當長的一段時間(10年)內，這種發展態勢不會改變。集成度的提高依賴于工藝技術的提高和新的制造方法。21世紀的IC將沖破來自工藝技術和物理因素等方面的限制繼續高速發展，可以概括為:

1)(超)微細加工工藝超微細加工的關鍵是形成圖形的曝光方式和光刻方法。當前主流技術仍然是光學曝光，光刻方法已從接觸式、接近式、反射投影式、步進投影式發展到步進掃描投影式。采用減少光源波長(由436nm和365nm的汞弧燈縮短到248nm的KrF準分子激光源再到193nm的ArF準分子激光源)的方法可以將微細加工工藝從1μm、0.8μm發展到0.5μm、0.35μm、0.25μm，再提高到0.18μm、0.15μm甚至0.13μm的水平。采用157nm的F2準分子激光光源進一步結合離軸照明以及移相掩膜(PSM)等技術，將使光學的曝光方法擴展到0.1μm分辨率。對于小于0.1μm的光刻將采用新的方法，如極紫外線(EUV)光學曝光法、X射線曝光法、電子投影曝光(EPL)法、離子投影曝光(IPL)法、電子束直寫光刻(EBDW)等。

2)銅互連技術長期以來，芯片互連金屬化層采用鋁。器件與互連線的尺寸和間距不斷縮小，互連線的電阻和電容急劇增加，對于0.18μm寬43μm長的鋁和二氧化硅介質的互連延遲(大于10ps)已超過了0.18μm晶體管的柵延遲(5ps)。除了時間延遲以外，還產生了噪聲容限，功率耗散和電遷移等問題。因此研究導電性能好、抗電遷移能力強的金屬和低介電常數(K＜3)的絕緣介質一直是一個重要的課題。

1997年9月IBM和Motorola相繼宣布開發成功以銅代鋁制造IC的新技術即用電鍍方法把銅沉積在硅圓片上預先腐蝕的溝槽里，然后用化學機械拋光(CMP)使之平坦化。并于1998年末兩公司先后生產出銅布線的商用高速PC芯片。Cu互連的優點為電阻率較Al低40％，在保持同樣的RC時間延遲下，可以減少金屬布線的層數，而且芯片面積可縮小20%～30%，其性能和可靠性均獲得提高。Cu互連還存在一些問題，如Cu易擴散入Si和大多數電介質中，因此需要引入適當的阻擋層等。

3)低K介電材料技術由于IC互連金屬層之間的絕緣介質采用SiO2或氮化硅，其介電常數分別接近4和7，造成互連線間較大的電容。因此研究與硅工藝兼容的低K介質也是重要的課題之一。

2.更大規模和單片化集成工藝的改進和集成度的提高直接導致集成電路規模的擴大。實際上，改進集成工藝和提高集成度的目的也正是為了制作更大規模的集成電路。20世紀90年代的硅工藝技術發展到現在的深亞微米工藝，芯片的集成度已大大超過1000萬，已經足以將各種功能電路(A/D、D/A和RF電路等)甚至整個電子系統集成到單一芯片上，成為單片集成的片上系統(SOC，SystemOnChip)。當前，單片化的大規模集成電路的熱點之一就是高頻電路或射頻電路的單片集成化。而這些集成電路在過去大多是用雙極工藝或砷化鉀工藝制作、以薄/厚膜技術實現的，現在基本上可以用CMOS工藝來實現，如用0.5μm的標準CMOS工藝可以為GPS接收機和GSM手機提供性能/價格比優于GaAs的RF器件，工作頻率可達1.8GHz。當然，在集成電路向單片化發展的同時，并不妨礙獨立的高頻集成電路的發展。

3.更高頻率隨著無線通信頻段向高端的擴展，勢必也會開發出頻率更高的高頻集成電路。

4.數字化與智能化隨著數字技術和數字信號處理(DSP)技術的發展，越來越多的高頻信號處理電路可以用數字和數字信號處理技術來實現，如數字上/下變頻器、數字調制/解調器等。這種趨勢也表現在高頻集成電路中。從無線通信的角度來講，高頻集成電路數字化的趨勢將越來越向天線端靠近，這與軟件無線電的發展趨勢是一致的。所謂軟件無線電(SoftwareRadio),就是用軟件來控制無線電通信系統各個模塊(放大器、調制/解調器、數控振蕩器、濾波器等)的不同參數(頻率、增益、功率、帶寬、調制解調方式、阻抗等)，以實現不同的功能。片上系統或大規模的單片集成電路中通常不僅有高頻集成電路的成分，而且包含大量的其它數字型和模擬型電路，使整個集成電路的“硬件”很難區分出高頻集成電路和其它集成電路。在此片上系統或大規模的單片集成電路中還經常嵌入有系統運行涉及的算法、指令、驅動模式等“軟件”，配合“硬件”中的數字信號處理(DSP)器、微處理器(MPU)、各種存儲器(如ROM、RAM、E2ROM、FlashROM)等單元或模塊，可以實現智能化。高頻電路集成化存在的主要問題是，除了一般集成電路都存在的工藝、成本和功耗、體積問題之外，電感、大電容、選擇性濾波器等很難集成。對于無線通信，理想的集成化收發信機，應該是除天線、收發和頻道開關/音量電位器、終端設備及選擇性濾波器之外，其它電路都由集成電路或單片集成電路來完成。當然，目前要做到這一點還是有一定困難的。但是，隨著技術的發展，收發信機的完全集成化不是不能實現的。9.2高頻集成電路9.2.1高頻單元集成電路這里的高頻單元集成電路，指的是完成某一單一功能的高頻集成電路，如集成的高頻放大器(低噪聲放大器、寬帶高頻放大器、高頻功率放大器)、高頻集成乘法器(可用做混頻器、調制解調器等)、高頻混頻器、高頻集成振蕩器等，其功能和性能通常具有一定的通用性。這類高頻集成電路非常多，這里就不羅列了。9.2.2高頻組合集成電路高頻組合集成電路是集成了某幾個高頻單元集成電路和其它電路來完成某種特定功能的集成電路。比如MC13155是一種寬帶調頻中頻集成電路，它是為衛星電視、寬帶數據和模擬調頻應用而設計的調頻解調器，具有很高的中頻增益(典型值為46dB功率增益)，12MHz的視頻/基帶解調器，同時具有接收信號強度指示(RSSI)功能(動態范圍約35dB)。MC13155的內部框圖如圖9-4所示。圖9-4MC13155的內部框圖

AD607為一種3V低功耗的接收機中頻子系統芯片，它帶有自動增益控制(AGC)的接收信號強度指示功能，可廣泛應用于GSM、CDMA、TDMA和TETRA等通信系統的接收機、衛星終端和便攜式通信設備中。

AD607的引腳如圖9-5所示。它提供了實現完整的低功耗、單變頻接收機或雙變頻接收機所需的大部分電路，其輸入頻率最大為500MHz，中頻輸入為400kHz到12MHz。內部I/Q解調器和相應的鎖相環路可提供載波恢復，并支持多種調制模式，包括MPSK、MQAM和AM。在中等增益時，使用3V的單電源(最小2.7V，最大5.5V)的典型電流消耗為8.5mA。圖9-5AD607的引腳圖

AD607的內部功能框圖如圖9-6所示。它包含了一個可變增益UHF混頻器和線性四級IF放大器，可提供的電壓控制增益范圍大于90dB。混頻級后是雙解調器，各包含一個乘法器，后接一個雙極點2MHz的低通濾波器，由一鎖相環路驅動，該鎖相環路同時提供同相和正交時鐘。芯片還包含有內部的AGC檢測器，溫度穩定增益控制系統用于提供準確的RSSI輸出。另外，AD607芯片還具有與CMOS兼容的功耗控制偏置系統。圖9-6AD607的內部功能框圖

AD607的UHF混頻器采用改進型的Gilbert類型單元設計，可在低頻至500MHz的頻率范圍內工作。混頻器輸入端動態范圍的高端由RFHI和RFLO間的最大輸入信號電平確定，而低端則由噪聲電平確定。混頻器的射頻輸入端是差分的，因此RFLO端和RFHI端在功能上是完全相同的,這些節點在內部予以偏置，一般假定RFLO交流耦合到地。RF端口可建模為并聯RC電路。

I路的解調器和Q路的解調器提供了正交基帶輸出，與中頻保持相鎖定的正交VCO驅動I和Q解調器。當AD607的正交VCO與輸入信號保持相位鎖定時，I和Q解調器還可解調AM信號。該VCO還可與外部的拍頻振蕩器保持相位鎖定，這時解調器用作CW或SSB接收的乘積檢測器。AD607還可用于解調BPSK信號，這時外部的Costas環路用于載波恢復。

MRFIC1502是一個用于GPS接收機的下變換器，內部不僅集成有混頻器(MIXER)，而且還集成有壓控振蕩器(VCO)、分頻器、鎖相環和環路濾波器，如圖9-7所示。MRFIC1502具有65dB的變換增益，功能強大，應用方便。圖9-7MRFIC1502內部框圖9.2.3高頻系統集成電路高頻系統集成電路就是可以完成某種系統功能的高頻發射機、高頻接收機和高頻收發信機集成電路。隨著無線通信技術的飛速發展，以及手持式、移動設備的大量出現，包含有無線收發器的高頻系統集成電路層出不窮。具有代表性的通用高頻系統集成電路主要有Nordic公司的nRF系列，ChipconAS公司的CC系列與RFMD公司的TR系列，當然也有許多用于無線局域網、藍牙系統等領域的專用高頻系統集成電路。

nRF401是一款單片無線收發芯片，它集成了高頻發射、高頻接收、PLL合成、FSK調制、FSK解調、多頻道切換等功能，具有性能優異、外圍元件少、功耗低、使用方便等特點，可廣泛應用于無線數據傳輸系統的產品設計中。

nRF401無線收發芯片的內部結構如圖9-8所示。表9-2所列為其主要電氣性能指標。nRF401單片無線收發芯片工作頻率為國際通用的數傳頻段433MHz，由于采用了低發射功率、高接收靈敏度的設計，使用無需申請許可證，開闊地的使用距離最遠可達1000m;采用DSS+PLL頻率合成技術，頻率穩定性極好;具有多個頻道，可方便地切換工作頻率，特別適用于需要多信道工作的特殊場合;芯片外部只需接一個晶體和幾個阻容、電感元件，基本無需調試。圖9-8nRF401內部結構

CC2400是由ChipconAS公司推出的工作在2.4～2.5GHzISM頻段的一款單片射頻收發芯片。該芯片集成度高，需要外部元器件少，功耗低(接收時電流消耗23mA)，接收靈敏度高(－87dBm@1Mb/s，BER=10－3)，支持完整數據包處理(內部支持數據打包、CRC校驗和數據編碼)，啟動時間快，多種低功率模式，節電方便(供電電壓為1.6～2.0V)。它采用GFSK和FSK調制方式，能夠提供10kb/s、250kb/s和1Mb/s的數據傳輸率。

CC2400芯片內部結構如圖9-9所示。芯片內置有射頻功率放大器、低噪聲放大器、振蕩器、頻率合成器、90°相移器、混頻器、高斯濾波器、A/D、D/A轉換器、數字調制器、數字解調器、控制邏輯單元和FIFO數字接口。圖9-9CC2400芯片內部結構

CC2400的外圍電路可以分為時鐘提供電路，輸入輸出匹配電路和微控制器接口電路三個部分，需要極少的外圍元器件，其典型應用電路如圖9-10所示。時鐘可以由外部有源晶振直接提供，也可以由內部電路提供。由內部電路提供時，一般使用16MHz±20ppm的晶體，18pF±5%的電容即可。輸入輸出匹配電路主要用來平衡芯片的輸入輸出阻抗，使其輸入輸出阻抗為50Ω，同時L61、L62為PA及LNA提供直流偏置，而L71用來隔離TXRX-SWITCH管腳。與微控制器的接口電路分為SPI總線接口與可選的控制及數據輸入輸出接口，主要用來對CC2400控制寄存器進行讀寫，控制芯片的收發模式及數據的輸入輸出。為了更好地理解高頻集成電路的發展過程，下面以調頻接收機的集成化發展為例來說明。圖9-10CC2400典型應用電路初期的調頻接收機的集成化，主要是單元電路的集成化。接收機分成低放、中放限幅及鑒頻、本振及前端電路三大部分。低放集成塊已有很多，如國內產品有5G31、X73等。中放集成塊也不少，如5G3Z、X723、6520等。它們主要是供調頻廣播接收機、電視伴音中放、高質量調頻接收機及電臺應用。為了減少外接元件及由本振、混頻帶來的不便，通信機集成中放一般采取一次變頻方案。常用的中頻數值為10.7MHz。在集成電路中，放大部分都采用差分電路，用射極跟隨器實現級間直接耦合。這種放大兼有限幅功能，在限幅電平以上，輸出電壓極其平穩。調頻廣播及電視伴音都屬寬帶調頻，其鑒頻器回路Q值要求較低。但對于窄帶調頻接收機，回路Q值應較高，且應有較高的標準性，并采取溫度補償。如能采用晶體鑒頻器或鎖相解調更好。隨著集成度的提高，常把主中放、限幅器、鑒頻器、前置低放、靜噪等電路集成在一起。還可加入AGC(自動增益控制)、AFC(自動頻率控制)、調諧指示等功能電路組成一個組件，這樣具有較大的通用性。在分立元件接收機中，中放的噪聲對整個接收機噪聲的影響是小的，通常無需考慮噪聲系數要求。但集成電路的噪聲一般較大，所以對前端的中放集成塊還應有低噪聲的要求。此外由于波道數大量增加，并要求具有頻道預置、自動切換等功能，接收機中頻率合成器也必須集成化。前端電路實現集成化，存在著以下問題:

(1)前端電路中LC調諧電路較多;

(2)在VHF頻段，集成化晶體管的fT及噪聲系數等特性比分立晶體管差。但隨著半導體制造技術的發展及各種超小型元件的出現，以上問題可逐步得到解決。調頻接收機部分前端電路己經實現了集成化，如單片IC2N7254。這類電路中，混頻器采用通常的雙平衡式乘法電路(差分電路)，本振電路通常為集電極接地的考畢茲電路，在本振電路與混頻器之間有一緩沖放大器，以防止輸入信號對本振電路產生影響。現在，已經出現了包括FM、AM功能在內的集射頻、中頻、解調和低放于一體的高集成度單片集成電路，如MC3362/3等。圖9-11為MC3363組成框圖。圖9-11MC3363組成框圖9.3高頻電路EDA9.3.1EDA技術及其發展人類社會已進入到高度發達的信息化社會，信息社會的發展離不開電子產品的進步。現代電子產品在性能提高、復雜度增大的同時，價格卻一直呈下降趨勢，而且產品更新換代的步伐也越來越快，實現這種進步的主要原因就是生產制造技術和電子設計技術的發展。前者以微細加工技術為代表，目前已進展到深亞微米階段，可以在幾平方厘米的芯片上集成數千萬個晶體管;后者的核心就是EDA技術。EDA(ElectronicsDesignAutomation)即電子設計自動化技術，是指以計算機為基本工作平臺，融合了應用電子技術、計算機技術、計算數學、拓撲邏輯學和智能化技術等最新成果而開發出來的電子設計軟件工具，主要進行三方面的設計工作:IC設計，電子電路設計以及PCB設計。沒有EDA技術的支持，想要完成超大規模集成電路的設計制造是不可想象的。反過來，生產制造技術的不斷進步又必將對EDA技術提出新的要求。

EDA技術的發展可分為三個階段:計算機輔助設計(CAD)階段。20世紀７０年代，隨著中小規模集成電路的開發應用，傳統的手工制圖設計印刷電路板和集成電路的方法已無法滿足設計精度和效率的要求，因此，工程師們開始進行二維平面圖形的計算機輔助設計，主要是用計算機輔助進行IC版圖編輯和PCB布局布線，這就是第一代的ＥDA工具。計算機輔助工程(CAE)階段。到了20世紀80年代，CAD已不能適應電子產品在規模和制作上的需要，這樣，就產生了第二代的ＥＤＡ技術——計算機輔助工程。CAE的主要功能是:原理圖輸入，邏輯仿真，電路分析，自動布局布線，PCB后分析。與CAD相比，它除了純粹的圖形繪制功能外，又增加了電路功能設計和結構設計，并且通過電氣連接網絡表將兩者結合在一起，以實現工程設計。其特點是以軟件工具為核心，通過這些軟件完成產品開發的設計、分析、生產、測試等各項工作。電子系統設計自動化(ESDA)階段。盡管CAD/CAE技術取得了巨大的成功，但并沒有把人們從繁重的設計工作中徹底解放出來。在整個設計過程中，自動化和智能化程度還不高。各種EDA軟件界面千差萬別，學習使用困難，并且互不兼容，直接影響到設計環節間的銜接。20世紀90年代以后，隨著EDA技術的繼續發展，出現了以高級語言描述、系統級仿真和綜合技術為特征的第三代EDA技術——電子系統設計自動化。它的出現，極大地提高了系統設計的效率，使廣大的電子設計師開始實現“概念驅動工程”的夢想。設計師們擺脫了大量的輔助設計工作，而把精力集中于創造性的方案與概念構思上，極大地提高了設計效率，縮短了產品的研制周期。9.3.2EDA技術的特征與EDA方法現代EDA技術的基本特征是采用高級語言描述，具有系統級仿真和綜合能力。它主要采用并行工程和“自頂向下(TopDown)”的設計方法，使開發者從一開始就要考慮到產品生成周期的諸多方面，包括質量、成本、開發時間及用戶的需求等等。然后從系統設計入手，在頂層進行功能方框圖的劃分和結構設計，在方框圖一級進行仿真、糾錯，并用VHDL、VerilogHDL、HDL、ABEL等硬件描述語言對高層次的系統行為進行描述，在系統一級進行驗證，最后再用邏輯綜合優化工具生成具體的門級邏輯電路的網表，其對應的物理實現級可以是印刷電路板或專用集成電路。近幾年來，硬件描述語言等設計數據格式的逐步標準化、不同設計風格和應用的要求導致各具特色的EDA工具被集成在同一個工作站上，從而使EDA框架日趨標準化。

EDA系統框架結構(Framework)是一套配置和使用EDA軟件包的規范，目前主要的EDA系統都建立了框架結構，如Cadence公司的DesignFramework，Mentor公司的FalconFramework等，這些框架結構都遵守國際CFI組織(CADFrameworkInitiative)制定的統一技術標準。Framework能將來自不同EDA廠商的工具軟件進行優化組合，集成在一個易于管理的統一的環境之下，而且還支持任務之間、設計師之間在整個產品開發過程中實現信息的傳輸與共享，這是并行工程和TopDown設計方法的實現基礎。

EDA技術的基本設計方法主要包括系統級設計、電路級設計和物理級設計。物理級設計一般由半導體廠家完成，對電子工程師最有意義的是系統級設計和電路級設計。電路級設計工作從確定設計方案開始，同時要選擇能實現該方案的合適元器件，然后根據具體的元器件設計電路原理圖。接著進行第一次仿真，包括數字電路的邏輯模擬、故障分析、模擬電路的交直流分析、瞬態分析。系統在進行仿真時，必須要有元件模型庫的支持，計算機上模擬的輸入輸出波形代替了實際電路調試中的信號源和示波器。這一次仿真主要是檢驗設計方案在功能方面的正確性。仿真通過后，根據原理圖產生的電氣連接網絡表進行PCB板的自動布局布線。在制作PCB板之前還可以進行后分析，包括熱分析、噪聲及竄擾分析、電磁兼容分析、可靠性分析等，并且可以將分析后的結果參數反饋回電路圖，進行第二次仿真，也稱為后仿真。這一次仿真主要是檢驗PCB板在實際工作環境中的可行性。由此可見，電路級的EDA技術使電子工程師在實際的電子系統產生之前，就可以全面地了解系統的功能特性和物理特性，從而將開發過程中出現的缺陷消滅在設計階段，這不僅縮短了開發時間，也降低了開發成本。系統級的設計是一種“概念驅動式”設計，設計人員無須進行電路級設計，因此可以把精力集中于創造性的概念構思與方案上，一旦這些概念構思以高層次描述的形式輸入計算機后，EDA系統就能以規則驅動的方式自動完成整個設計。這樣，新的概念得以迅速有效的成為產品，大大縮短了產品的研制周期。此外，系統級設計只涉及系統的行為特性，而不涉及實現工藝，在廠家綜合庫的支持下，利用綜合優化工具可以將高層次描述轉換成針對某種工藝優化的網表，工藝轉化變得輕松容易。9.3.3EDA工具

EDA工具的發展經歷了兩個大的階段:物理工具和邏輯工具。物理工具用來完成設計中的實際物理問題，如芯片布局、印刷電路板布線等等;邏輯工具是基于網表、布爾邏輯、傳輸時序等概念，首先由原理圖編輯器或硬件描述語言進行設計輸入，然后利用EDA系統完成綜合、仿真、優化等過程，最后生成物理工具可以接受的網表或VHDL、VerilogHDL的結構化描述。現在常見的EDA工具有編輯器、仿真器、檢查/分析工具、優化/綜合工具等等。不同設計風格和應用要求的EDA工具通常都以EDA軟件包的形式被集成在工作站或計算機上。目前，國內使用的EDA軟件很多，大多功能強大、完整，最常用的主要有:

(1)PROTEL:PROTEL是PROTEL公司在20世紀80年代末推出的EDA軟件。在電子行業的CAD軟件中。它是電子設計者的首選軟件。它較早就在國內開始使用，在國內的普及率也最高。早期的PROTEL主要作為印制板自動布線工具使用，運行在DOS環境，對硬件的要求很低，在無硬盤286機的1MB內存下就能運行。但其功能也較少，只有電原理圖繪制與印制板設計功能，其印制板自動布線的布通率也低。而現今的PROTEL已發展到PROTEL2000，是一個完整的板級全方位電子設計系統，它包含了電原理圖繪制、模擬電路與數字電路混合信號仿真、多層印制電路板設計(包含印制電路板自動布線)、可編程邏輯器件設計、圖表生成、電子表格生成、支持宏操作等功能，并具有Client/Server(客戶/服務器)體系結構。同時還兼容一些其它設計軟件的文件格式，如ORCAD，PSPICE，EXCEL等。其多層印制線路板的自動布線可實現高密度PCB的100％布通率。

(2)ORCAD:ORCAD是由ORCAD公司于20世紀80年代末推出的EDA軟件，它是世界上使用最廣的功能強大的EDA軟件。它集成了電原理圖繪制、印制電路板設計、數字電路仿真、可編程邏輯器件設計、模擬與數字電路混合仿真等功能。而且它的界面友好且直觀，元器件庫豐富，僅是電路仿真的元器件庫就有8500個，收入了幾乎所有的通用型電子元器件模塊。

(3)PSPICE:它是較早出現的EDA軟件之一，1985年就由MICROSIM公司推出。它在電路仿真方面的功能很強，已被并入ORCAD等大型EDA軟件，在國內使用非常普遍。整個軟件由原理圖編輯、電路仿真、激勵編輯、元器件庫編輯、波形圖等幾個部分組成，使用時是一個整體，但各個部分各有各的窗口。最新推出的版本為PSPICE9.1，工作于Windows95/98/NT平臺上，是功能強大的模擬電路和數字電路混合仿真的EDA軟件。它可以進行各種各樣的電路仿真、激勵建立、溫度與噪聲分析、模擬控制、波形輸出、數據輸出，并可在同一個窗口內同時顯示模擬與數字的仿真結果。無論對哪種器件哪些電路進行仿真，包括IGBT、脈寬調制電路、模/數轉換、數/模轉換等，都可以得到精確的仿真結果。對于庫中沒有的元器件模塊，還可以自己編輯。

(4)EAD2000:這是一個純國產的EDA軟件，主要應用于電子線路圖、印制電路板和電氣工程圖的計算機輔助自動化設計。它具有完整的繪圖、輸出、建庫、自動化布局布線、設計優化、標準化等功能。

(5)MATLAB:MATLAB本是一個由美國MathWorks公司推出的用于數值計算和信號處理的數學計算軟件包，但隨著版本的不斷升級，不同應用領域的專用庫函數和模塊匯集起來作為工具箱添加到軟件包中，其功能越來越強大。利用通信系統工具箱等，可以進行系統級的通信系統設計與仿真。

(6)Cadence:它是由Cadence公司推出的高級EDA軟件，它可以完成原理圖設計、模擬數字仿真及混合仿真、PCB板設計與制作，還可以進行PIC，ASIC的設計仿真等。Cadence軟件具有大量的元器件庫和功能模塊，用戶界面非常友好，菜單顯示直接方便。但該軟件占據空間較大，調用時間長，一般裝于工作站上，才能滿足設計者的操作需要。它使用UNIX操作系統，這要求操作者對UNIX系統運行環境有足夠的了解。

(7)Eesof:這是HP(現為Agilent)公司推出的專門用于高頻和微波電路設計與分析的專業EDA軟件，主要包括ADS

(AdvancedDesignSystem)、MDS/RFDS(MicrowaveDesignSystem)。它收錄有較為完備的各大公司的元器件和集成電路的性能參數及封裝信息，不僅可以對高頻及微波系統進行系統級和電路級的設計與分析，而且可以進行電路板級等仿真分析以及電磁兼容分析、熱分析、穩定性分析和靈敏度分析等，功能強大。利用該公司提供的RF編譯器，還可以根據用戶自己定義的技術規范和允許采用的零部件清單，從行為級的描述開始，直接綜合RF線路。此RF編譯器自動選擇一種線路結構，計算元器件的數值，并和ADS結合使用，生成可以工作的線路原理圖。因此，在高頻和微波領域應用較為普遍。另外，還有許多小型(只有幾MB到幾十MB，最多幾百MB)的高頻電路EDA軟件，它們一般只有單一功能或某一方面的功能，且很多為免費軟件或費用很低。其中有的軟件可在有關網站上下載，有的可以在線(online)仿真。這里列舉一些這樣的工具。

(1)AppCAD：這是Agilent公司開發的免費Windows版程序(早期版本只能在DOS操作系統下工作)。它能夠幫助工程師們快速設計BJT(雙極型晶體管)、FET(場效應管)和MMIC(微波單片集成電路)的偏置網絡、檢波器電路、微帶線、帶狀傳輸線等。它還有一個反射計算器用來為所需的輸入輸出阻抗計算電壓駐波比(VSWR)、回波損耗和失配損耗；一個噪聲計算器用來計算接收器的噪聲系數NF；用于無源元件的標準值計算器。當前的版本是V3.0.2，可以進行復數匹配計算、混頻器的雜散計算和交調互調計算，并增加了可靠性設計的內容。

(2)RFSim99：它是由HYDesign公司開發的一個基于線性S參數的電路仿真器，也是一個免費軟件。它有一個RF計算器，可計算頻率與波長、諧振回路、熱噪聲、信號電平和回波損耗(或駐波比)；它可以對無源的空芯電感、印制板電感進行計算，對微帶線、帶狀線、同軸電纜、扁平雙線進行計算，對電容器、耦合線和功分器進行計算；它可以對射頻的匹配電路、衰減電路和濾波器電路進行設計與計算。

(3)Multisim：Multisim是加拿大IIT公司在原有EWB

(ElectronicsWorkbench)電子線路仿真軟件基礎上的升級軟件。它可以對模擬、數字和模擬/數字混合電路進行仿真，用虛擬的元件搭建各種電路，用虛擬的儀表進行各種參數和性能指標的測試。Multisim7提供了專門用于射頻電路仿真的元件模型庫和儀表，以此搭建射頻電路并進行實驗與仿真，克服了SPICE仿真的結果與實際電路測試結果相差較大的缺點，提高了射頻電路仿真的準確性。

(4)FilterDesign：它是由AADE公司開發的用于設計或計算集中參數濾波器的軟件，幾乎可以包含任何類型的低通、高通、帶通和帶阻濾波器，如巴特沃斯(Butterworth)、切比雪夫(Chebyshev)、橢圓(Elliptic)、貝塞爾(Bessel)、高斯(Gaussian)和晶格(Crystalladder)濾波器等，可以計算這些濾波器的元件參數、插入損耗、回波損耗、群延遲、輸入阻抗等。

(5)MixSpur：它是由Engineer’sClub開發的低價格軟件，可以以圖形和表格的形式顯示混頻器和本振(LO)級產生的寄生輸出信號的頻率和幅度。這對混頻器的設計非常有用。

(6)EasyPLL：它是由美國國家半導體公司(NS)開發的用以設計和檢查PLL電路的軟件。只需將所需的參考頻率、調諧范圍和鑒相頻率放在合適的塊內，就可用此軟件快速而準確地選出合適的VCO和PLL芯片，并可設計整個環路濾波器，輸出PLL的全部特性。利用此軟件，還可以檢查PLL的穩定性和元器件值是否合適。還有很多關于匹配網絡設計的軟件，如LCMatch和ImpedanceMatchingNetworkDesigner等，以及用于有線電視工程中的個人軟件AdvanceRFtoolkit等。9.3.4高頻電路EDA高頻電路EDA與一般的電子電路EDA基本方法沒有本質區別，可按照如圖9-12所示電路級的設計與分析步驟進行，但要注意高頻電路的基本概念、基本參數和高頻電路的特殊性。高頻電路EDA一般用的是可以進行模擬電路(最好是高頻或微波電路)和模數混合電路設計與仿真的EDA軟件。下面以Hp-Eesof61(SeriesIV)軟件設計一個兩級的JFET放大器，來說明高頻電路EDA的簡單工作過程。

Hp-Eesof61軟件的典型工作環境有四個主要的工作窗口:schem、test、layout和default。在schem窗口中進行電路和系統的原理設計和優化;在test窗口中進行原理的仿真;在layout窗口中進行印制板的布線、仿真和優化工作;在default中設定環境條件。圖9-12高頻電路EDA步驟框圖圖9-13是HPEesof61的系統設計結構框圖。在設計中一般采用頂層→底層和底層→頂層的設計方案。頂層設計主要是對系統總體方案的設計和仿真，底層設計主要完成具體電路的設計和仿真。頂層設計所涉及到的部件可以通過三種方法獲得:對于普通部件可以利用已有器件庫中的器件;對于特殊的部件可以通過網絡參數分析儀得到的S參數構造部件;對于用戶設計部件可以調用用戶設計的電路器件獲得。電路設計所涉及到的器件可以通過現有的元件庫和測量所得到的參數模型得到。圖9-13Hp-Eesof61系統設計結構在仿真中用來測試的信號十分重要，Eesof提供了如掃頻信號、調頻信號、QPSK信號等多種信號。對于特定信號可以通過從HP89440A信號矢量分析儀得到的數據編寫信號數據文件獲得。在下面所舉的例子中可以看到Eesof提供了大量的測試工具，為電路設計人員提供了強大的測試功能。一個兩級的JFET放大器原理圖如圖9-14所示。圖9-14JFET放大器原理圖對它進行S參數性能分析，圖9-15為電路仿真線性測試平臺。圖9-16是這個電路的線性仿真測試結果。從圖上可以看到該放大器在85～115MHz范圍內具有大于22dB的增益，輸入和輸出的反向損失小于-10dB。圖9-15電路仿真平臺圖9-16仿真結果9.4高頻電路系統設計9.4.1系統設計要求與性能指標

1.發信機的設計要求與性能指標發信機的主要任務是將基帶信號以各種適宜的方式進行調制并以足夠的功率發送，而最終發射出去的是處于某一信道內的已調高頻大功率信號（通常情況）。因此，高頻發信機的設計要求主要是：（1）選擇簡單方便的發射機結構；（2）選擇抗干擾性能好、頻帶利用率高的調制方式；（3）不失真地高效輻射大功率，并嚴格控制信道寬度和帶外輻射，防止對臨近信道產生干擾。發信機的主要性能指標有基帶信號頻譜寬度、發射機工作頻率、發射機輸出功率、發射機工作效率、發射信號頻譜純度和頻率穩定度、雜散、諧波要求、發射機頻帶寬度、信號的動態范圍和發射機線性度以及駐波比等要求。現代無線通信對發射機的要求側重于高頻譜純度及線性度。

2.接收機的設計要求與性能指標在接收機中，接收天線上所感應的信號為受到很大衰減和衰落的微弱信號，而且還可能存在多徑和眾多干擾信號。因此，對接收機來說，其設計要求主要有以下幾個方面：（1）必須具有接收微弱信號和抵抗強干擾信號的能力，即具有高的接收靈敏度和大的動態范圍；（2）能從眾多的信號中選出有用信號而抑制干擾信號，并能將有用信號低噪聲放大到解調器所要求的電平值，即要有良好的選擇性和足夠的增益；（3）實現高質量的解調。接收機中主要考慮工作頻率、接收機靈敏度、接收動態范圍、高頻信號帶寬、中頻信號帶寬、中頻頻率、選擇性、輸出信號信噪比等性能指標。其中，接收機靈敏度與電子噪聲和高頻帶寬有關，動態范圍與非線性失真有關，接收機靈敏度和輸出信號信噪比都與本振信號源的頻譜純度或相位噪聲有著密切的關系。9.4.2高頻系統設計步驟

1.系統總傳輸損耗一個點對點無線通信系統鏈路損耗如圖9－17所示。其中，發送鏈路從發射機經饋線（損耗為Lt）至發射天線，接收鏈路從接收天線經饋線（損耗為Lr）至接收機。發送設備以一定頻率、帶寬和功率發射無線電信號（天線輻射功率為Ptt），接收設備以一定頻率、帶寬和接收靈敏度（MDS）接收無線電信號（天線接收到的功率為Pr，接收機接收到的功率為Prr），無線電信號經過信道會產生衰減和衰落，并會引入噪聲與干擾。如果天線是無方向性（全向）天線，通常認為天線增益為0dBi，在系統設計時可以不考慮；如果天線是方向性天線，在系統設計時就要考慮天線的增益，一般假設發射和接收天線的增益分別為Gt和Gr。綜合考慮發送功率和天線增益聯合效果的參數是有效全向輻射功率EIRP（EffectiveIsotropicRadiatedPower）。圖9－17點對點無線通信系統鏈路損耗由第1章緒論中可知，無線通信系統的主要要求是可靠性和有效性，對模擬通信來講，分別用信噪比（SNR）和帶寬來描述；對數字通信來講，分別用誤碼率和數據速率來描述。對于確定的無線通信系統和鏈路，模擬通信與數字通信的可靠性和有效性指標存在確定的關系。以模擬通信為例，在對無線通信鏈路進行系統設計時，最重要的技術指標有工作頻率f（載波頻率或頻帶的幾何中心頻率）、帶寬（注意區分信號帶寬、信道帶寬和噪聲帶寬3種不同的帶寬概念，通常信道帶寬不小于信號帶寬，在多級級聯系統中，為了估算方便，一般認為三者相等）、傳輸距離d、發射機的發射功率Pt、接收設備的輸出信噪比SNRo（解調器的輸入信噪比）和信號電平（常用功率Po表示）。

1）系統損耗Ls無線信道產生的損耗為系統損耗Ls，包括傳輸損耗和衰落。傳輸損耗也稱路徑損耗（Lp），包括傳播損耗（衰減）和媒質傳輸損耗A。路徑損耗代表大尺度傳播特性，總體上表現為冪定律的傳播特征。（1）傳輸損耗。傳播損耗主要指自由空間傳播損耗Lbf。自由空間是一個理想的空間，在自由空間中，電波按直線傳播而不被吸收，也沒有反射、折射、繞射和散射等現象發生，電波的能量只因距離的增加而自然擴散，這樣引起的衰減稱為自由空間的傳播損耗。假設輻射源的輻射功率為Pt，當天線發射信號后，信號會向各個方向傳播，在距離發射天線半徑為d的球面上，信號強度密度等于發射的總信號強度除以球的面積，則接收功率Pr為(9-1)式中，Gt和Gr分別為從發射機到接收機方向上的發射天線增益和接收天線增益；d為發射天線和接收天線之間的距離；載波波長為λ=c/f，c為自由空間中的光速，f為無線載波頻率。若把 作為第一米（d＝1m）的接收信號強度，則式（9-1）可寫為（9－2）用分貝（dB）表示為10lgPr=10lgP0－20lgd

（9－3）對于理想的各向同性天線（Gt=Gr=1），自由空間的衰耗稱為自由空間的基本傳輸損耗Lbf，用公式表示為（9－4）或Lbf(dB)=32.45+20lgf(MHz)+20lgd(km)（9－5）考慮實際媒質（如大氣）各向同性天線的傳輸損耗稱為基本傳輸損耗Lb。上面幾個式子表明：在自由空間中，接收信號功率與距離的平方成反比，這里的次冪2稱為距離功率斜率（DistancePowerGradient）、路徑損耗斜率或路徑損耗指數。作為距離函數的信號強度每10倍距離的損耗為20dB，或者每2倍頻程的損耗為6dB。需要說明的是，前面的關系式不能用于任意小的路徑長度，因為接收天線必須位于發射天線的遠場中。對于物理尺寸超過幾個波長的天線，通用的遠場準則是d≥2l2/λ，式中l為天線主尺寸。媒質傳輸損耗指的是傳輸媒質及障礙物等對電磁波的吸收、反射、散射或繞射等作用而引起的衰減。（2）衰落。衰落是由陰影、多徑或移動等引起的信號幅度的隨機變化，這種信號幅度的隨機變化可能在時間上、頻率上和空間上表現出來，分別稱為時間選擇性衰落、頻率選擇性衰落和空間選擇性衰落。衰落是一種不確定的損耗或衰減，影響傳輸的可靠性和穩定性。對抗衰落的方法要根據衰落產生的原因和特性來確定，主要從改善線路的傳播情況和提高系統的抗衰落能力著眼。在進行系統設計時，一方面要盡可能地減少衰落，如選擇合適的工作頻率、部署適當的設備位置等；另一方面要采取系列的技術措施以提高抗衰落能力，如針對快衰落可采用合適的調制解調方式、分集接收和自適應均衡等一種或多種措施，針對慢衰落和媒質傳輸損耗以及設備老化與損傷通常采用適當增加功率儲備或衰落裕量Fσ（fade

margin）。衰落裕量是指在一定的時間內，為了確保通信的可靠性，鏈路預算中所需要考慮的發射功率、增益和接收機噪聲系數的安全容限。

2）系統總傳輸損耗從發送鏈路到接收鏈路的所有損耗稱為系統總傳輸損耗Lst，主要包括傳播損耗Lp和兩端收發信機至天線的饋線損耗（發射饋線損耗為Lt，接收饋線損耗為Lr）。在進行系統設計時，通常將衰落裕量Fσ也計入系統總傳輸損耗，即Lst(dB)=Lp(dB)+Lt(dB)+Lr(dB)+Fσ(dB)(9－6)由以上分析可以看出，系統總傳輸損耗與工作頻率、傳輸距離、傳播方式、媒質特性和收發天線增益等因素有關，一般為幾十至200dB左右。

2.鏈路預算與系統指標設計根據系統要求，在確定了工作頻率、帶寬、傳輸距離和調制解調方式等系統指標后，在進行硬件設計之前，還必須進行鏈路預算分析。通過分析，可以預知或計算出在特定的誤碼率或信噪比下，為了達到系統設計要求，接收機所需要的噪聲系數、增益和發射機的輸出功率等參數以及接收機輸出的信號強度和信噪比等技術指標。鏈路預算的過程實際上是反復計算和參數調整的過程。

1）鏈路預算鏈路預算就是估算系統總增益能否補償系統總損耗，或者接收機接收到的信號強度能否超過接收機靈敏度，以達到解調器輸入端所需的信號電平Po和信噪比SNRo要求。下面介紹鏈路預算過程。（1）計算鏈路總損耗Lst。根據系統要求給定的通信距離d、工作頻率f和工作環境，選擇相應的路徑損耗模型，計算相應的傳輸損耗（簡單估算時常用自由空間傳播損耗Lbf代替），在考慮收發兩端饋線損耗和衰落裕量后，按照式（9－6）計算鏈路總損耗。（2）計算系統總增益Gs。設接收機的總增益為GRX（dB），則系統總增益Gs為Gs(dB)=Gt(dB)+Gr(dB)+GRX(dB)(9－7)MDS(dBm)=－171(dBm)+10lgB(Hz)+NF(dB)(9－8)Simin(dBm)=MDS+SNRo

=－171(dBm)+10lgB(Hz)+NF(dB)+SNRo(dB)(9－9)（3）計算接收機的靈敏度MDS和Simin。按照第2章中噪聲系數與靈敏度的關系計算接收機的最小可檢測信號MDS和接收機靈敏度Simin。實際上，在不考慮解調器要求的信噪比（或要求的信噪比為0dB）時，最小可檢測信號MDS和接收機靈敏度Simin是相同的。為了使用方便，將第2章的公式重寫于此：（4）計算接收機接收到的信號功率Prr和接收機輸出功率Pout及信噪比SNR。Prr(dBm)=Pt(dBm)+Gt(dB)+Gr(dB)-Lst(dB)（9－10）在確保發射機輸出功率能克服系統總損耗，并提供足夠的衰落裕量，同時保證接收機具有低的噪聲系數以滿足所需的信噪比時，接收機輸出功率為Pout(dBm)=Pt(dBm)+Gs(dB)-Lst(dB)（9－11）如果已知接收天線上的信號電平為Ps，也可以按照下式計算接收機輸出功率Pout(dBm)=Ps(dBm)+Gr(dB)-Lr(dB)+GRX(dB)（9－12）根據Pout和噪聲功率可以計算出接收機輸出端的信噪比SNR為SNR(dB)=Pout(dBm)-(MDS(dBm)+Lr(dB)+GRX(dB))（9－13）接收機設計的輸出信噪比SNR與要求的信噪比SNRo之差稱為鏈路裕量M。鏈路裕量M為正值是所希望的結果，但這并不一定說明該鏈路就不會出現差錯，而是表明其出錯的概率較低。M的正值越大，鏈路出錯的概率越低，但付出的代價也越大。反之，M為負值并不表示該通信鏈路就一定無法通信，只是其通信出錯的概率較高而已。綜合各種因素去推算鏈路余量的過程就是鏈路預算。（5）判斷與調整。判斷接收機輸出功率Pout是否不低于系統設計要求的輸出功率Po，或者鏈路裕量M是否為正值。若滿足，則鏈路預算合理，否則需要調整發射機輸出功率Pt、Gs中的收發天線增益與接收機總增益3個參數，以及降低Lst中可降低的損耗。判斷接收機接收到的信號功率Prr是否不低于接收機最小可檢測信號MDS和接收靈敏度Simin。如果接收機接收到的信號功率Prr低于接收機最小可檢測信號MDS，則系統很難正常工作，需要對技術體制和系統參數作較大調整；如果接收機接收到的信號功率Prr大于接收機最小可檢測信號MDS而低于接收靈敏度Simin，則除了調整Pt、Gs、Lst和接收機噪聲系數NF等參數之外，也可以考慮改變對解調性能的要求或者改變調制解調方式；若如果接收機接收到的信號功率Prr大于接收機的接收靈敏度Simin，則系統可以正常工作，不需調整。

2）系統指標設計系統指標設計就是根據系統要求和鏈路預算情況，確定通信鏈路的系統結構和其中各單元的系統指標。首先是確定發射機的發射功率Pt、收發天線的增益、收發兩端饋線的損