第五章時序邏輯電路第一節時序邏輯電路的特點

在數字系統中，除組合邏輯電路外，還有時序邏輯電路。時序邏輯電路與組合邏輯電路不同，它在任何時刻的輸出不僅取決于該時刻的輸入，而且還取決于輸入信號作用前的輸出狀態。時序邏輯電路一般包含有組合邏輯電路和存儲電路兩部分，其中存儲電路是由具有記憶功能的觸發器組成的。時序電路結構方框圖

時序電路的分類有多種，主要分類是按照其存儲電路中各觸發器是否有統一時鐘控制，可劃分為同步時序電路和異步時序電路兩大類型。在同步時序電路中，所有觸發器的狀態變化都是在同一時鐘信號控制下同時發生的。在異步時序電路中，各觸發器狀態的變化不是同時發生，而是有先有后的。

第二節寄存器一、寄存器的功能和分類

在數字系統中，常常需要將一些數碼或指令存放起來，以便隨時調用，這種存放數碼和指令的邏輯部件稱為寄存器。寄存器必須具有記憶單元——觸發器，因為觸發器具有0和1兩個穩定狀態，所以一個觸發器只能存放1位二進制數碼，存放N位數碼就應具備N個觸發器。一般寄存器都是借助時鐘脈沖的作用而把數據存放或送出觸發器的，故寄存器還必須具有控制作用的門電路，以保證信號的接收和清除。寄存器按所具備的功能不同可分為兩大類：數碼寄存器和移位寄存器。

二、數碼寄存器這種寄存器只具有接收數碼和清除原有數碼的功能，在數字電路系統中，常用于暫時存放某些數據。數碼寄存器集成數碼寄存器集成數碼寄存器種類較多，常見的有四D觸發器（如74HC175）、六D觸發器（如74HC174）、八D觸發器（如74HC374、74HC377）等。

由鎖存器組成的寄存器，常見的有八D型鎖存器（如74HC373）鎖存器與觸發器的區別：其送數脈沖為一使能信號（電平信號），當使能信號到來時，輸出跟隨輸入數碼的變化而變化（相當于輸入直接接到輸出端）；當使能信號結束時，輸出保持使能信號跳變時的狀態不變，因此這一類寄存器有時也稱為“透明”寄存器。高阻鎖存送數只有IC2被選通其余都為高阻狀態傳輸的是IC2鎖存器的數據傳輸的數據狀態不變傳輸的數據隨輸入端變化三、移位寄存器移位寄存器除具有存儲數碼功能外，還具有使數碼移位功能。所謂移位功能，就是寄存器中所存數據，可以在移位脈沖作用下逐次左移或右移。根據數碼在寄存器中移動情況的不同，又可把移位寄存器劃分為單向移位型和雙向移位型。從并行和串行的變換來看，又可分為串入／并出和并入／串出移位寄存器兩大類。

㈠單向移位寄存器

01011000左移：自低位向高位移連接：右移：自高位向低位移連接：

㈠單向移位寄存器10110001

㈠單向移位寄存器

0111002

㈠單向移位寄存器

110103

㈠單向移位寄存器

100001014

㈠單向移位寄存器

000011051

㈠單向移位寄存器

000011610

㈠單向移位寄存器

000017101

㈠單向移位寄存器

000081011

單向移位寄存器數碼移動過程時序圖串行輸出并行輸出串并輸入/串行輸出移位寄存器低電平有效

并行輸入/串行輸出時序圖串行輸出并行輸出(二)集成移位寄存器

1.74HC164串行輸入/并行輸出8位移位寄存器。有兩個可控制串行數據輸入端A和B，當A或B任意一個為低電平時，則禁止另一串行數據輸入，且在時鐘端CP脈沖上升沿作用下Q0n+1

為低電平；當A或B中有一個為高電平時，則就允許另一個串行輸入數據，并在CP上升沿作用下決定Q0n+1的狀態。(手冊P79)HLL控制端數據端00000000111上電清零發光二極管循環點亮/熄滅控制電路00000001111發光二極管循環點亮/熄滅控制電路00000011112發光二極管循環點亮/熄滅控制電路00000111113發光二極管循環點亮/熄滅控制電路00001111114發光二極管循環點亮/熄滅控制電路00011111115發光二極管循環點亮/熄滅控制電路00111111116發光二極管循環點亮/熄滅控制電路01111111117發光二極管循環點亮/熄滅控制電路11111111018發光二極管循環點亮/熄滅控制電路11111110019發光二極管循環點亮/熄滅控制電路111111000110發光二極管循環點亮/熄滅控制電路111110000111發光二極管循環點亮/熄滅控制電路111100000112發光二極管循環點亮/熄滅控制電路111000000113發光二極管循環點亮/熄滅控制電路110000000114發光二極管循環點亮/熄滅控制電路100000000115發光二極管循環點亮/熄滅控制電路000000001116發光二極管循環點亮/熄滅控制電路A.B等于Q7Q7等于0則IC2輸出為0Q7等于1則IC2A.B為1

2.74HC165(手冊P79)

并行、串行輸入/互補串行輸出8位移位寄存器。置數移位左移左移保持

2.74HC165并行、串行輸入/互補串行輸出8位移位寄存器。16位并行/串行數據轉換電路010020003000040000150000116000011170000111180000111119000011111110000011111101100001111110012000011111100013000011111100011400001111110001015000011111100010116

數字電子技術基礎習題第三節計數器

功能:

計數器是應用最為廣泛的時序邏輯電路，它不僅可用來對脈沖計數，而且還常用于數字系統的定時、延時、分頻及構成節拍脈沖發生器等等。分類:按計數長度分:二進制、十進制及N進制計數器。按計數脈沖的引入方式分:異步型和同步型計數器。按計數的增減趨勢分:加法、減法及可逆計數器。異步計數器所謂的異步計數器指計數脈沖沒有加到所有觸發器的CP端，只作用于某些觸發器的CP

端。當計數器脈沖到來時，各觸發器的翻轉時刻不同，所以，在分析異步計數器時，要特別注意各觸發器翻轉所對應的有效時鐘條件。

㈠異步二進制計數器構成:1、由接成Tˊ型(計數型)的觸發器連接而成

2、計數脈沖加到最低位觸發器的CP

端，其它各級觸發器由相鄰低位觸發器的輸出狀態變化來觸發。1.異步二進制加法計數器異步二進制加法計數器驅動方程：T′觸發器000CPQ3n+1Q2n+1Q0n+10000T′觸發器翻轉時刻：狀態轉換表異步二進制加法計數器時序圖異步二進制加法計數器狀態轉換圖

箭頭方向表示狀態變化方向箭頭方向所指狀態二進制值在遞增，加計數表示一個狀態

上升沿觸發的異步3位二進制加法計數器a)邏輯圖b)時序波形圖驅動方程：

T′觸發器狀態轉換圖

2、異步二進制減法計數器驅動方程：T′觸發器000CPQ3n+1Q2n+1Q0n+10000T′觸發器翻轉時刻：狀態轉換表異步二進制減法計數器狀態轉換圖時序圖箭頭方向所指狀態二進制值在遞減，減計數上升沿觸發的異步二進制減法計數器a)電路圖b)時序圖驅動方程：

T′觸發器狀態轉換圖

㈡異步十進制計數器F0、F2構成T′觸發器000只有Q1和Q2同時為1時F3才可能翻轉為1三位二進制加計數8421BCD碼異步十進制加法計數器時序圖(三)異步N進制計數器

9驅動方程：工作狀態：Q2=0翻轉；Q2=1置0翻轉Q1Q0都為1翻轉其他情況置0翻轉翻轉置0置0翻轉翻轉置0翻轉翻轉置0置0綜前所述，可以看出異步計數器具有以下特點：

1.電路結構簡單，這是異步計數器的優點。

2.由于組成計數器的各觸發器翻轉時刻不同，因而工作速度低。若將計數器的狀態譯碼輸出，容易產生過渡干擾脈沖，出現差錯，這是異步計數器的缺點。110過渡干擾脈沖三、同步計數器所謂同步計數器，就是將輸入計數脈沖同時加到各觸發器的時鐘輸入端，使各觸發器在計數脈沖到來時同時翻轉。㈠同步二進制加法計數器同步3位二進制計數器

a）邏輯圖b）時序圖

同步3位二進制計數器

a）邏輯圖b）時序圖同步二進制加法計數器中各觸發器的翻轉條件：

1.最低位觸發器每輸入一個計數脈沖翻轉一次。

2.其它各觸發器都是在其所有低位觸發器的輸出端Q

全為1時，在下一個時鐘脈沖觸發沿到來時狀態改變一次。㈡同步十進制計數器在同步二進制計數器的基礎上，通過阻塞反饋法扣除多余狀態（無效狀態）后，可構成同步十進制計數器。

保持保持保持翻轉翻轉翻轉翻轉置０置０在數字電路中，能夠記憶輸入脈沖個數的電路稱為計數器。計數器二進制計數器十進制計數器N進制計數器加法計數器同步計數器異步計數器減法計數器可逆計數器加法計數器減法計數器可逆計數器二進制計數器十進制計數器N進制計數器······

數字電子技術基礎習題

四、通用中規模集成計數器

中規模集成計數器是將整個計數器電路全部集成在一塊芯片上，為了增強集成計數器的能力，一般通用中規模集成計數器設有更多的附加功能，使用也更為方便。

(一)74HC160～74HC163

可預置的同步計數器，在計數脈沖上升沿作用下進行加法計數。74HC163

(手冊P78)

清零預置數N進制計數器構成1、用同步清零端或置數端歸零構成N進置計數器2、用異步清零端或置數端歸零構成N進置計數器（1）寫出狀態SN-1的二進制代碼。（2）求歸零邏輯，即求同步清零端或置數控制端信號的邏輯表達式。（3）畫連線圖。（1）寫出狀態SN的二進制代碼。（2）求歸零邏輯，即求異步清零端或置數控制端信號的邏輯表達式。（3）畫連線圖。利用集成計數器的清零端和置數端實現歸零，從而構成按自然態序進行計數的N進制計數器的方法。

10100例：用74HC163構成的七進制計數器(同步置數)74HC163的級聯電路00000000

0000~111111111111例：試分別利用十進制計數器74LS160的異步置0和同步置數功能構成八進制計數器。

【答案】0000～0111CR=Q30000～0111LD=Q0Q1Q2例：試用反饋置0法把二進制計數器74LS161構成七進制計數器。要求列出狀態轉換表和邏輯電路圖?！敬鸢浮?/p>

CR=Q0Q1Q2Q3Q2Q1Q0：0000～0110用74HC163來構成一個十一進制計數器。0000～1010（1）寫出狀態SN-1的二進制代碼。（3）畫連線圖。SN-1＝S11-1＝S10＝1010（2）求歸零邏輯。例D0～D3可隨意處理D0～D3必須都接0用74HC161來構成一個十一進制計數器。0000～1010SN＝S11＝1011例D0～D3可隨意處理D0～D3必須都接0SN-1＝S10＝1010用74HC163來構成一個十一進制計數器。0100～1110例例：試分別用計數狀態0000～1011實現十二進制計數器(可選用的集成計數器74HC160～163)。

例：試分別用計數狀態0100～1111實現十二進制計數器(可選用的集成計數器74HC160～163)。

(二)74HC192(手冊P80)

可預置8421碼十進制同步加/減可逆計數器，它采用雙時鐘的邏輯結構，加計數和減計數具有各自的時鐘通道，計數方向由時鐘脈沖進入的通道來決定。清零預置數加計數減計數8421BCD74HC192串行級聯應用加計數74HC192構成1/N分頻器（減計數）（異步置數）00111000~00000000（38~00）此電路輸出占空比q﹥50﹪占空比q=t1/T(三)74HC290(手冊P84)74HC290為二-五-十進制計數器，內部有四個觸發器，第一個觸發器有獨立的時鐘輸入端CP0(下降沿有效)和輸出端Q0，構成二進制計數，其余三個觸發器以五進制方式相連，其時鐘輸入為CP1(下降沿有效)，輸出端為Q1、Q2、Q3。

五進制計數器狀態表二進制計數器狀態表CP1Q3Q2Q100001001201030114100CP0Q00011

Q3Q2Q1

五進制計數器

Q0

二進制計數器

CP1CP0

74HC290二-五-十進制計數器74HC290的基本工作方式a)十進制(8421碼)b)十進制(5421碼)c)二進制d)五進制CPQ0Q3Q2Q100000100012001030011401005100061001710108101191100CPQ3Q2Q1Q000000100012001030011401005010160110701118100091001542184210000000100100011010001010110011174HC290