一、概述1、DSP增強型外設多通道緩沖串口McBSP主機接口HPI直接存儲器訪問DMA2、McBSP的基本特點McBSP設計是基于TMS320C2X、C20X、C5X、C54X的標準串口上擴展的，McBSP提供：全速雙工通信雙緩存發送和三緩存接收數據寄存器，以支持連續傳送收和發使用獨立的幀和比特時鐘與串行ADC/DAC的無縫接口外部變速時鐘發生器，內部可編程時鐘發生器McBSP的基本特點直接多種工業格式接口多通道收發，通道數達128字寬可選：8,12,16,20,24,and32bitsU-LawandA-Law壓縮與擴展8位傳輸時可選先傳：LSBorMSB幀信號與時鐘信號極性可編程McBSP的基本特點TMS320C54xDSPReferenceSetVolume5:EnhancedPeripherals23、McBSP的結構圖4、McBSP的工作流程McBSP與外設進行數據傳輸是通過（DX）腳來發送，（RX）腳來接收，通信的時鐘與幀信號是由CLKX,CLKR,FSX,andFSR腳來控制。DSP的CPU或DMA從數據接收寄存器（DRR[1，2]）讀取接收數據，發送時向數據發送寄存器(DXR[1,2])寫數據。2是否使用看傳輸數據位數。McBSP的工作流程數據寫入(DXR[1,2])后通過傳輸移位寄存器(XSR[1,2])移位輸出到DX上，同樣，從DR上接收的數據移位存儲到接收移位寄存器(RSR[1,2])并拷貝到接收緩存寄存器(RBR[1,2])，然后，再由(RBR[1,2])拷貝到DRR[1,2]，DRR[1,2]就可以由CPU或DMA來讀出。多級寄存器允許在通信時內部和外部數據同時傳輸。C54XX對McBSP的控制由16位的控制寄存器實現。7、McBSP的中斷和DMA事件二、McBSP的基本配置1、寄存器概況寄存器類型通用控制寄存器SPSA,SPCR1，SPCR2，PCR；接收和發送通道寄存器RCR1，RCR2，XCR1，XCR2；時鐘控制寄存器SRGR1，SRGR2；多通道控制寄存器（略）；McBSP的的控制寄存器的地址和名稱TMS320C54xDSPReferenceSetVolume5:EnhancedPeripherals2-5McBSP的的控制寄存器的地址和名稱TMS320C54xDSPReferenceSetVolume5:EnhancedPeripherals2-52、串口子地址寄存器（SPSA）同一個串口，其不同寄存器具有相同的地址，但具有不同的子地址。串口的子地址寄存器SPSA用于控制用戶訪問的具體控制寄存器，即用戶在訪問某個寄存器之前，要先設置子地址寄存器SPSA比如，訪問McBSP0的PCR寄存器，首先設置SPSA=0x000E，然后訪問數據空間0x00392、串口控制寄存器1的詳細說明（SPCR1）

SPCR1設置McBSP串口的數字環回模式、接收符號擴展和校驗模式、ClockStop模式、DX是否允許、A-bis模式、接收中斷模式等，并給出接收同步錯誤、接收移位寄存器(RSR[1,2])空、接收準備好等狀態。此外可以進行接收復位。3、串口控制寄存器2的詳細說明（SPCR2）

SPCR2設置McBSP自由運行模式、SOFT模式、發送中斷模式，并給出發送同步錯誤、發送移位寄存器(XSR[1,2])空、發送準備好等狀態。此外可以進行發送復位、采樣率發生器復位、幀同步發生電路復位。4、引腳控制寄存器的詳細說明（PCR）

PCR設置McBSP傳輸幀同步模式、接收幀同步模式、發送時鐘模式、接收時鐘模式、發送幀同步信號的極性、接收幀同步信號的極性、發送時鐘極性、接收時鐘極性，并給出CLKS、DX、DR腳的狀態。此外PCR還定義發送和接收部分在復位時相應引腳是否配置為通用I/O。5、接收控制寄存器1（RCR1）說明

RCR1設置McBSP接收時第一相（FIRSTPHASE）的接收幀長度（從1個字到128個字、接收字長度（8、12、16、20、24、32bits）。6、接收控制寄存器2（RCR2）說明RCR2設置McBSP接收時是否允許第二相（RPHASE=1）。如果允許，設置McBSP接收時第二相的接收幀長度（從1個字到128個字、接收字長度（8、12、16、20、24、32bits）。此外，RCR2設置McBSP接收時的接收壓縮模式、接收同步幀忽略模式、接收數據延遲。7、發送控制寄存器1（XCR1）說明

XCR1設置McBSP發送時第一相（FIRSTPHASE）的發送幀長度（從1個字到128個字、發送字長度（8、12、16、20、24、32bits）。8、發送控制寄存器2（XCR2）說明

XCR2設置McBSP發送時是否允許第二相（XPHASE=1）。如果允許，設置McBSP時第二相的發送幀長度（從1個字到128個字、發送字長度（8、12、16、20、24、32bits）。此外，XCR2設置McBSP發送時的發送壓縮模式、發送同步幀忽略模式、發送數據延遲。9、時鐘和幀同步來源TMS320C54xDSPReferenceSetVolume5:EnhancedPeripherals

57我們把用于控制發送和接收的時鐘稱為內部時鐘或者工作時鐘，這個時鐘來源有兩個，一個是外部管腳，一個是內部采樣率發生器。各種其他模塊用于控制選擇外部時鐘或者采樣率生成器時鐘作為工作時鐘，以及這些時鐘的有效極性。10、采樣率發生器控制寄存器（SRGR1）

采樣率發生器寄存器1（SRGR1）設置幀正脈沖寬度（必須小于WDLEN指出的字的長度）和數據位時鐘分頻（CLKG與輸入CLK頻率之比，約定值為1）。11、采樣率發生器控制寄存器（SRGR2）

采樣率發生器寄存器2（SRGR2）設置采樣率發生器時鐘同步模式、CLKS的極性、采樣率發生器輸入時鐘選擇、幀周期分頻。三、幀和時鐘產生1、系統框圖TMS320C54xDSPReferenceSetVolume5:EnhancedPeripherals57串口工作需要幀同步和比特時鐘信號，這兩個信號的來源可以是外部管腳輸入，也可以是內部采樣率生成器產生，對于后者，此時外部管腳可能是一個時鐘輸出管腳2、內部時鐘時序真正用于發生和接收的幀同步和比特時鐘我們叫做internalCLKR，internalFSR，internalCLKX，internalFSX對于內部時鐘同數據關系滿足如圖要求1）比特時鐘上升沿對齊幀同步，下降沿采樣幀同步2）幀同步高電平有效，長度無所謂3）比特時鐘上升沿對齊數據，下降沿采樣數據3、工作幀同步和比特時鐘來源對于發送通道，可以是外部管腳，也可以是內部采樣率生成器對于接收通道，可以是外部管腳，也可以是內部采樣率生成器，工作在DLB模式時，則來源于發送通道工作幀同步和工作時鐘4、采樣率生成器采樣率發生器采樣率發生器由兩級分頻電路產生數據移位時鐘(CLKG)和幀信號(FSG）。如果選擇內部采樣率發生器，這兩個McBSP片內信號CLKG和FSG被用作收發工作時鐘（CLKR/X）和工作幀時鐘（FSR/X）。采樣率發生器的輸入時鐘可以是CPU時鐘或外部時鐘（CLKS），受（SRGR2）的CLKSM位控制。采樣率發生器采樣率發生器的三級分頻分別是：數據位時鐘分頻(CLKGDV)

幀周期分頻(FPER)

幀脈沖寬度分頻(FWID）采樣率發生器的工作模式由采樣率發生器控制寄存器SRGR1和SRGR2控制。5、幀和時鐘極性操作幀和時鐘極性操作用于控制接收和發送的幀同步和時鐘有內部的概念，就是真實的工作幀同步和時鐘。數據在工作時鐘的上升沿產生，下降延采樣。工作幀同步是高電平有效，其上升沿同工作比特時鐘上升沿對齊。工作幀同步和時鐘來源可以是外部管腳FSR/X和CLKX/R得到，也可以是采樣率生成器得到。幀和時鐘極性操作外部引腳產生工作幀同步和時鐘可能會有極性問題。這時，通過CLK(R/X)P，PFS(R/X)P來調整，使之滿足工作幀同步和時鐘的極性要求。采樣率生成器產生的輸出工作幀同步和時鐘肯定是滿足極性要求的，即：數據在工作時鐘的上升沿產生，下降沿采樣，工作幀同步是高電平有效。幀和時鐘極性操作使用管腳CLKS作為采樣率生成器的時鐘輸入而不是CPU時鐘時，存在極性和同步問題，通過CLKSP選擇是在CLKS上升沿還是下降沿產生CLKG和FSG。當GSYNC=1，FSG由外部管腳FSR觸發，FPER沒有作用，而且CLKG要重新與FSG同步，即FSG上升沿時保持高電平幀和時鐘極性操作

TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－63，646、數據時鐘生成數據時鐘生成CLK(R/X)M=0，外部管腳CLK(R/X)作為工作數據時鐘，通過CLK(R/X)P控制極性；CLK(R/X)M=1，內部采樣率生成器產生工作數據時鐘。采樣率生成器的輸入時鐘可以是CPU時鐘，也可以是CLKS管腳，由CLKSM控制。當是后者，CLKSP控制器極性；內部采樣率生成器產生工作數據時鐘，通過CLKGDV分頻采樣率生成器輸入時鐘得到。7、幀同步信號生成幀同步信號生成FS(R/X)M=0，幀同步由外部輸入管腳產生，可以通過FS(R/X)P控制極性；FS(R/X)M=1，幀同步由內部產生。對于接收幀同步，內部產生只能是采樣率生成器，但對于發送幀同步，內部產生除了采樣率生成器，還可以是DXR[1,2]-TO-XSR[1,2]產生。發送幀同步信號生成課本Page330表6.4－14幀同步信號生成如果是由采樣率生成器產生發送和接收幀同步，首先考慮采樣率生成器的輸入時鐘是CPU還是CLKS管腳。這個同數據時鐘是一致的，由FS(R/X)M=1和CLKSM決定。當由采樣率生成器產生幀同步，FPER和FWID控制幀同步的周期和有效寬度（高電平寬度），大小為設定值加1。FWID不能大于WDLEN.幀同步信號生成例子：FPER=15，FWID＝18、DLB下時鐘數據從XSR1直接進入RSR1，而且不通過外部DX和DR管腳通過寄存器SPCR1中的DLB比特控制DLB與時鐘DLB時，在DSP內部，DR，FSR，CLKR同DX，FSX，CLKX是短接在一起的。發送數據時鐘決定接收數據時鐘，而發送數據時鐘控制方法如前頁所述。發送數據時鐘確定后，接收數據時鐘選擇情況如課本Page329表6.4-12TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－65DLB與幀同步首先我們確定發送幀同步，確定方法如前所述。然后由發送幀同步確定接收幀同步。

課本Page329表6.4－13

TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－679、時鐘和幀同步例子TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－69-7110、采樣率發生器復位設備復位或置/GRST為零可以復位采樣率發生器。設備復位使采樣率發生器復位時，CLKG等于CPU-CLK/2，而FSG為無效低電平。當/RS放開（延遲）/GRST放開后，CLKG按SRGR1編程產生；如果，/FRST也放開，則經過FPER個CLKG，FSG為有效高電平。置/GRST為零復位采樣率發生器，CLKG和FSG都將是無效低電平。10、采樣率生成器復位過程1)Duringdevicereset,GRST=0.Otherwise,duringnormaloperation,thesamplerategeneratorcanberesetwithGRST=0inSPCR2,providedCLKGand/orFSGisnotusedbyanyportionoftheMcBSP.IfGRST=0duetodevicereset,CLKGisdrivenbythedivide-by-2CPUclock,andFSGisdriveninactive-low.IfGRST=0asprogrammedbytheuser,CLKGandFSGaredriveninactive-low.Ifnecessary,set(R/X)RST=0.采樣率生成器復位過程2)ProgramSRGR[1,2]asrequired.Ifnecessary,othercontrolregisterscanbewrittenwithdesiredvalues,providedtherespectiveportion(R/X)isinreset.3)WaittwoCLKSRGclocks.Thisensurespropersynchronizationinternally.4)SetGRST=1toenablethesamplerategenerator.5)WaittwoCLKGbit-clocks.采樣率生成器復位過程6)Pullthereceiverand/ortransmitteroutofreset([R/X]RST=1),ifrequired.7)OnthenextrisingedgeofCLKSRG,CLKGtransitionsto1andstartsclockingwithafrequencyequalto(CPUclock/(1+CLKGDV),ifCLKSM=1,orCLKSclock/(1+CLKGDV)ifCLKSM=0).采樣率生成器復位過程8)Aftertherequireddataacquisitionsetupisdone(DXR[1/2]isloadedwithdata),FRSTcanbewrittenwith1ifinternallygeneratedframe-syncpulseisrequired.FSGisgeneratedwithanactive-highedgeaftertheprogrammednumberofeightCLKGclockshaveelapsed.四、工作模式控制McBSP系統工作模式的寄存器包括SPCR1，SPCR2，PCR控制接收和發送數據具體工作模式的寄存器是RCR1，RCR2，XCR1，XCR2多同道工作模式涉及寄存器MCR1，MCR2，RCERA，RCERB，XCERA，XCERB1、McBSP接收準備好狀態

串口復位時RRDY清為0，當RBR[1,2]內容拷貝到DRR[1,2]時，RRDY有效，該數據可以被CPU或DMA讀，一旦CPU或DMA讀走數據RRDY又清為0。如果SPCR1中的RINTM=00，RRDY將驅動McBSP的接收中斷(RINT)給CPU。

TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－392、McBSP發送準備好狀態

XRDY=1說明DXR[1,2]的數據已拷貝到XSR[1,2]中，DXR[1,2]可以裝入新的數據。串口復位放開時（/XRST從0到1)，XRDY從0變到1已說明DXR[1,2]可以裝入新數據，一旦有新數據裝入，XRDY就清為0。如果SPCR2中XINTM=00，XRDY還直接驅動發送中斷(XINT)給CPU。

TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－393、McBSP串口產生的中斷(R/X)INTM=00：每傳送一個字，(R/X)RDY響應一次，就產生響應串口中斷一次。(R/X)INTM=01：在多通道模式中，一個幀內出現16通道的塊（PARTITION）邊界就產生中斷。此時CPU可以檢測是哪個PARTITION。(R/X)INTM=10:檢測到幀同步脈沖就產生(R/X)INT。(R/X)INTM=11:當出現幀同步錯誤時產生中斷。4、幀和時鐘配置內容FSR，FSX，CLKX，CLKR的極性單相還是多相幀結構對每一相，設置字數（每幀該相有多少字）對每一相，設置字寬（字的比特位數）設置相對幀脈沖，第一位傳輸數據的延遲為0、1、2位（CLKG）幀和時鐘配置內容設置連續幀同步工作模式，還是除第一個幀脈沖后忽略幀同步脈沖工作模式對串口接收，設置左或右效驗和符號擴展或0填充模式如果采用內部采樣率發生器產生幀脈沖信號，設置幀信號脈寬、周期、CLKG時鐘分頻、信號極性等5、幀格式操作我們可以定義一個幀是幾相。可以定義每相有多少個字，每個字有多少個比特。幀格式操作幀格式操作6、系統錯誤ReceiveOverrun(RFULL=1).UnexpectedReceiveFrameSynchronization(RSYNCERR=1).TransmitDataOverwrite.TransmitEmpty(XEMPTY=0).UnexpectedTransmitFrameSynchronization(XSYNCERR=1).ReceiveOverrun(RFULL=1)該錯誤需要同時滿足以下三個條件1)DRR[1,2]hasnotbeenreadsincethelastRBR[1,2]-to-DRR[1,2]transfer(RRDY=1).2)RBR[1,2]isfullandanRBR[1,2]-to-DRR[1,2]copyhasnotoccurred.3)RSR[1,2]isfullandanRSR[1,2]-to-RBR[1,2]transferhasnotoccurred.TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－45UnexpectedReceiveFrameSynchronization:RSYNCERRAnunexpectedframe-syncpulseisdefinedasasyncpulsewhichoccursRDATDYbit-clocksearlierthanthelasttransmittedbitofthepreviousframe.TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－48TransmitwithDataOverwriteDXR[1,2]中的數據還未轉移進XSR[1,1]時，又向DXR[1,2]中寫入數據，則原來DXR[1,2]中的數據被覆蓋，從而產生錯誤該錯誤沒有相應標志位來表示TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－48TransmitEmpty:XEMPTY以下兩個條件都可以使XEMPTY＝01)Duringtransmission.DXR[1,2]hasnotbeenloadedsincethelastDXR[1,2]-to-XSR[1,2]copy,andallbitsofthedatawordinXSR[1,2]havebeenshiftedoutonDX.2)Thetransmitterisreset(XRST=0,ordeviceisreset)andthenrestarted.TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－49UnexpectedTransmitFrameSynchronization:XSYNCERRAnunexpectedtransmitframe-syncpulseisdefinedasasyncpulsewhichoccursXDATDLYbit-clocksearlierthanthelasttransmitbitofthepreviousframe.TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－527、數據延時定義從幀同步信號有效到第一個數據產生的時延，通常取1。TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－348、DX腳延時使能本來是CLKX上升沿數據開始，但DX延時使能條件下，數據可以有一定延時后才開始。在一般模式下，只有第一個BIT可以有延時，在A-bis模式下，則是每個比特都可以TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－379、幀同步忽略第一個作用是使我們傳輸數據時，自動形成數據包（連續）的傳輸模式；第二個作用是克服錯誤的幀同步；

TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－41-4310、修正和擴展對于位于RBR[1,2]中的數據，在傳到DRR[1,2]中的時候，是否進行一定的修正和擴展。我們據兩個例子，一個是12比特接收數據0XABC，一個是20比特接收數據0XABCDE。TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－5211、A-law/u-law數據壓縮與擴展壓擴的算法在通信原理中講過，A律對應13比特動態范圍，u律對應14比特動態范圍；壓擴是8－16bit的轉換，用于PCM，16bit通過13bit或者14bit轉換而來，即左修正，低位0填充；通過(R/X)COMPAND控制；(R/X)WDLEN[1,2]要為00h，RJUST無用。12、DLB模式環回模式等效于DR，DX短路，發送通道和接收通道的幀同步短路，比特時鐘也短路。接收通道時鐘和幀同步由發送通道提供，而發送通道時鐘和幀同步來源通過各種寄存器控制。13、I\O工作方式滿足兩個條件工作在I\O口模式1）管腳在復位狀態2）I\O使能比特設為有效而具體每個管腳是輸入還是輸出，其高低電平如何讀寫如下表TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－9714、FREE和SOFTTMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－9515、復位方式1）設備復位（/RS=0）：即整個串口復位，此時，/RRST和/XRST為零，DR、CLKR/X、FSR/X為輸入信號，DX為輸出信號，輸出高阻。同時/GRST也為零，CLKG=CPU時鐘/2，不產生FSG信號。/RS放開后，/RRST、/XRST、/