第五章觸發器內容介紹本章介紹構成時序邏輯電路的最基本部件－雙穩態觸發器，重點介紹各觸發器的結構、工作原理、動作特點，以及觸發器從功能上的分類及相互間的轉換。首先從組成各類觸發器的基本部分－SR鎖存器入手，介紹觸發器的結構、邏輯功能、動作特點，在基礎上介紹JK觸發器、D觸發器、T觸發器等，給出觸發器的描述方程。本章重點是各觸發器的功能表、邏輯符號、觸發電平、狀態方程的描述等。1精選ppt本章的內容5.1概述5.2SR鎖存器5.3電平觸發的觸發器5.4脈沖觸發的觸發器5.5邊沿觸發的觸發器5.6觸發器的邏輯功能及其描述方法*5.7觸發器的動態特性2精選ppt5.1概述能夠存儲1位二值信號的基本單元電路。b.根據不同的輸入信號可以置1或0.3.分類：2.觸發器的特點：1.觸發器：a.具有兩個能自行保持的穩定狀態，用來表示邏輯狀態的0和1,或二進制數的0和1;按觸發方式：電平觸發器、脈沖觸發器和邊沿觸發器按結構：基本SR鎖存器、同步SR觸發器、主從觸發器、維持阻塞觸發器、邊沿觸發器等按邏輯功能方式：SR鎖存器、JK觸發器、D觸發器、T觸發器、T觸發器3精選ppt5.1概述根據存儲數據的原理：靜態觸發器和動態觸發器，晶態觸發器是靠電路的自鎖來存儲數據的，動態觸發器是靠電容存儲電荷來存儲數據的。本章講靜態觸發器，按照觸發方式先介紹基本SR鎖存器，再介紹電平觸發的觸發器、脈沖觸發的觸發器和邊沿觸發的觸發器。4精選ppt5.2SR鎖存器SR鎖存器（又叫基本RS觸發器）是各種觸發器構成的基本部件，也是最簡單的一種觸發器。它的輸入信號直接作用在觸發器，無需觸發信號一、電路結構與工作原理1.由或非門構成：其電路及圖形符號如圖4.2.1所示。圖4.2.15精選ppt工作原理5.2SR鎖存器a.RD＝0，SD＝1圖4.2.1Q＝0SD＝1RD＝0Q＝0Q＝1b.RD＝1，SD＝0Q＝0RD＝1SD＝0Q=0Q＝1鎖存器的1態鎖存器的0態置位端或置1輸入端復位端或置0輸入端6精選pptc.RD＝0，SD＝0Q*＝0SD＝0Q=0Q*＝1若Q＝0圖4.2.15.2SR鎖存器Q-原態，Q*-新態Q*＝1RD＝0Q*

=0Q*＝0若Q＝1Q*＝Q保持原態7精選pptd.RD＝1，SD＝15.2SR鎖存器圖4.2.1Q＝Q=0，為禁態，也稱為不定態，即RD和SD同時去掉高電平加低電平，輸出狀態不定，故輸入端應該遵循RDSD＝00000其特性表如表5.2.1所示8精選ppt2.由與非門構成：其電路及圖形符號如圖4.2.2所示。圖5.2.2由與非門構成的SR鎖存器的電路及符號功能表如表5.2.2所示5.2SR鎖存器9精選ppt二、動作特點5.2SR鎖存器在任何時刻，輸入都能直接改變輸出的狀態。例5.2.1已知由與非門構成的SR鎖存器輸入端的波形，試畫出輸出端Q和Q的波形解：波形如圖5.2.3所示圖5.2.310精選ppt5.3電平觸發的觸發器在數字系統中，常常要求某些觸發器在同一時刻動作，這就要求有一個同步信號來控制，這個控制信號叫做時鐘信號（Clock），簡稱時鐘，用CLK表示。這種受時鐘控制的觸發器統稱為時鐘觸發器。一、電路結構與工作原理圖5.3.1所示為電平觸發SR觸發器（同步SR觸發器）的基本電路結構及圖形符號。圖5.3.1基本SR鎖存器輸入控制門只有在CLK＝1時，SR才能起作用11精選ppt二、工作原理5.3電平觸發的觸發器1.CLK＝0此時門G3和G4被封鎖，輸出為高電平。0對于由G1和G2構成的SR鎖存器，觸發器保持原態，即Q*=Q112.CLK＝1此時門G3和G4開啟，觸發器輸出由S和R決定。a.S=0,R=010011Q*=Q12精選pptb.S=0,R=15.3電平觸發的觸發器0111010Q*=0c.S=1,R=01101010Q*=1d.S=1,R=11110011Q*=Q*=

1(禁態）13精選ppt其功能如表5.3.1所示5.3電平觸發的觸發器00XX011XX01100110011011*1111*01101110011110110010001表5.3.114精選ppt在某些應用場合，有時需要在時鐘CLK到來之前，先將觸發器預置成制定狀態，故實際的同步SR觸發器設置了異步置位端SD和異步復位端RD，其電路及圖形符號如圖5.3.2所示5.3電平觸發的觸發器圖5.3.2當CLK＝0情況下，SD＝0，RD＝1，Q＝1；SD＝1，RD＝1，Q＝0。不用設置初態時，SD＝RD＝1小圓圈表示低電平有效無小圓圈表示高電平控制15精選ppt三、電平觸發方式的動作特點：①在CLK＝1期間，S和R的信號都能通過引導門G3和G4門，從而引起SR鎖存器的變化，從而使得觸發器置成相應的狀態；5.3電平觸發的觸發器②在CLK＝1的全部時間里S和R的變化都將引起觸發器輸出端狀態的變化。這種在CLK由“0”到“1”整個正脈沖期間觸發器動作的控制方式稱為電平觸發方式16精選ppt例5.3.1對于同步SR觸發器，電路、時鐘及輸入端波形如圖5.3.3所示，若Q＝0，試畫出Q和Q的波形。5.3電平觸發的觸發器解：輸出波形如圖5.3.3所示圖5.3.317精選ppt例5.3.2電路如圖5.3.4所示，已知S、R、RD和CLK的波形,且SD=1,試畫出Q和Q的波形。5.3電平觸發的觸發器圖5.3.4解：其輸出波形如圖5.3.5所示18精選ppt5.3電平觸發的觸發器19精選ppt由此例題可以看出，這種同步RS觸發器在CLK＝1期間，輸出狀態隨輸入信號S、R的變化而多次翻轉，即存在空翻現象，降低電路的抗干擾能力。而且實際應用中要求觸發器在每個CLK信號作用期間狀態只能改變一次。另外S和R的取值受到約束，即不能同時為1.5.3電平觸發的觸發器為了適應單端輸入信號的需要，有時將S通過反相器接到R上，如圖5.3.5所示，這就構成了電平觸發的D觸發器圖5.3.520精選pptD觸發器的真值表如表5.3.2所示此電路稱為D鎖存器，其圖形符號如圖5.3.6所示，其特點是在CLK的有效電平期間輸出狀態始終跟隨輸入狀態變化，即輸出與輸入狀態相同。圖5.3.5表5.3.25.3電平觸發的觸發器21精選ppt5.4脈沖觸發的觸發器為了避免空翻現象，提高觸發器工作的可靠性，希望在每個CLK期間輸出端的狀態只改變一次，則在電平觸發的觸發器的基礎上設計出脈沖觸發的觸發器。一、電路結構與工作原理脈沖觸發的SR觸發器是由兩個同樣的電平觸發SR觸發器組成1.脈沖觸發的SR觸發器（主從SR觸發器）（Master－SlaveSRFlip－Flop）：典型電路結構形式如圖5.4.1所示。22精選ppt5.4脈沖觸發的觸發器圖5.4.1圖5.4.2由G5～G8構成主觸發器，由G1～G4構成從觸發器，它們通過時鐘連在一起，CLK從＝CLK，其圖形符號如圖5.4.2所示23精選ppt工作原理:5.4脈沖觸發的觸發器圖5.4.1①在CLK＝1時，主觸發器按S、R變化，而從觸發器保持狀態不變；②在CLK由10（下降沿），主觸發器保持，從觸發器隨主觸發器的狀態翻轉，故在CLK的一個周期內，觸發器的輸出狀態之可能改變一次24精選ppt主從SR觸發器的特性表如表5.4.1所示，和電平觸發的SR觸發器相同，只是CLK作用的時間不同圖5.4.25.4脈沖觸發的觸發器表5.4.1表示延遲輸出25精選ppt例5.4.1圖5.4.3為主從型SR觸發器輸入信號波形，試畫出輸出端Q和Q的波形，設初態為“0”。5.4脈沖觸發的觸發器圖5.4.2解：其輸出波形如圖5.4.4所示26精選ppt注：主從RS觸發器克服了同步RS觸發器在CP＝1期間多次翻轉的問題，但在CLK＝1期間，主觸發器的輸出仍會隨輸入的變化而變化，且仍存在不定態，輸入信號仍遵守SR＝0.2主從JK觸發器：為了使主從SR觸發器在S＝R＝1時也有確定的狀態，則將輸出端Q和Q

反饋到輸入端，這種觸發器稱為JK觸發器（簡稱JK觸發器）。實際上這對反饋線通常在制造集成電路時內部已接好。5.4脈沖觸發的觸發器27精選ppt圖5.4.5為主從JK觸發器電路及其圖形符號5.4脈沖觸發的觸發器電路圖5.4.528精選ppt工作原理：5.4脈沖觸發的觸發器①J＝K＝000主觸發器保持原態，則觸發器（從觸發器）也保持原態。即Q*＝Q29精選ppt②J＝0，K＝101若Q＝0，Q＝15.4脈沖觸發的觸發器S主＝0R主＝0主觸發器保持原態Q*主=Q主=0在CLK的，從觸發器也保持狀態不變，即Q*=Q=0若Q＝1，Q＝0S主＝0R主＝1在CLK＝1時，主觸發器翻轉為“0”，即Q*主=0在CLK的，從觸發器由“1”翻轉為“0”，即Q*=0,Q*=1Q*=030精選ppt③J＝1，K＝010若Q＝0，Q＝15.4脈沖觸發的觸發器S主＝1R主＝0在CLK＝1時，Q*主=1，Q主*=0在CLK的，從觸發器由“0”翻轉為“1”，即Q*=1若Q＝1，Q＝0S主＝0R主＝0Q*主=Q*主＝1在CLK的，即Q*=1,Q*=0Q*=131精選ppt④J＝1，K＝111若Q＝0，Q＝15.4脈沖觸發的觸發器S主＝1，R主＝0在CLK＝1時，主觸發器翻轉為“1”即Q*主=1在CLK的，從觸發器由“0”翻轉為“1”，即Q*=1若Q＝1，Q＝0S主＝0R主＝1在CLK＝1時，主觸發器翻轉為“0”，即Q*主=0在CLK的，即Q*=0,Q*=1Q*=Q32精選ppt其功能表如表5.4.2所示5.4脈沖觸發的觸發器表5.4.233精選ppt注：在有些集成觸發器中，輸入端J和K不止一個，這些輸入端是與的關系。如圖5.4.6為其邏輯符號圖。5.4脈沖觸發的觸發器二、脈沖觸發方式的動作特點1.分兩步動作：第一步在CLK＝1時，主觸發器受輸入信號控制，從觸發器保持原態；第二步在CLK到達后，從觸發器按主觸發器狀態翻轉，故觸發器輸出狀態只能改變一次；2.主從JK觸發器在CLK＝1期間，主觸發器只可能翻轉一次，因為收到反饋回來的輸出端的影響，故在CLK＝1期間若輸入發生變化時，要找出CLK來到前的Q狀態，決定Q*34精選ppt例5.4.2如圖5.4.7所示的主從JK觸發器電路中，已知CLK、J、K的波形如圖5.2.8所示，試畫出輸出端Q和的波形。解：輸出波形如圖5.4.7所示5.4脈沖觸發的觸發器圖5.4.735精選ppt例5.4.3已知主從JK觸發器的輸入及時鐘波形如圖5.4.9所示，試畫出輸出端Q和Q波形5.4脈沖觸發的觸發器解：其輸出波形如圖5.4.9所示11011100010圖5.4.9一次變化問題36精選ppt例5.4.4電路如圖5.4.10所示，觸發器為主從型JK觸發器，設其初態為0。試畫出電路在CLK信號的作用下，Q、P1、P2的波形。解：其輸出波形如圖5.4.10所示5.4脈沖觸發的觸發器37精選ppt5.5邊沿觸發器的電路結構與動作特點由于JK觸發器存在一次變化問題，所以抗干擾能力差。為了提高觸發器工作的可靠性，希望觸發器的次態（新態）僅決定于CLK的下降沿（或上升沿）到達時刻的輸入信號的狀態，與CLK的其它時刻的信號無關。這樣出現了各種邊沿觸發器。現在有利用CMOS傳輸門的邊沿觸發器、維持阻塞觸發器、利用門電路傳輸延遲時間的邊沿觸發器以及利用二極管進行電平配置的邊沿觸發器等等幾種。38精選ppt一、電路結構和工作原理1、用兩個電平觸發D觸發器組成的邊沿觸發器5.5邊沿觸發器的電路結構與動作特點電路如圖5.5.1所示，其中FF1和FF2都是電平觸發的D觸發器，它們之間也是通過時鐘相連。圖5.5.1圖5.3.539精選ppt工作原理：5.5邊沿觸發器的電路結構與動作特點①當CLK＝0，觸發器狀態不變，FF1輸出狀態與D相同；圖5.5.1010101②當CLK＝1，即，觸發器FF1狀態與前沿到來之前的D狀態相同并保持（因為CLK1＝0）。而與此同時，FF2輸出Q的狀態被置成前沿到來之前的D的狀態，而與其它時刻D的狀態無關。40精選ppt2.利用CMOS傳輸門的邊沿觸發器電路如圖5.5.2所示5.5邊沿觸發器的電路結構與動作特點圖5.5.201001010101DDD41精選ppt5.5邊沿觸發器的電路結構與動作特點圖5.5.210110101010DDDD故這是一個上升沿觸發的D觸發器42精選ppt5.5邊沿觸發器的電路結構與動作特點圖5.5.243精選ppt其真值表如表5.5.1所示5.5邊沿觸發器的電路結構與動作特點1X10X0XXX表5.5.1為了實現異步置位和復位功能，則引入了SD和RD置位端和復位端，其電路如圖5.5.3所示，其邏輯符號如圖5.5.4所示。當SD＝1，RD＝0時，Q＝1（置位）；當SD＝0，RD＝1時，Q＝0（復位）。正常工作加低電平圖5.5.3圖5.5.444精選ppt二、動作特點：輸出端狀態的轉換發生在CLK的上升沿到來時刻，而且觸發器保存下來的狀態僅僅決定CLK上升沿到達時的輸入狀態，而與此前后的狀態無關5.5邊沿觸發器的電路結構與動作特點例5.5.1試畫出圖5.5.4(a)所示電路的Q1和Q2的波形。設各觸發器初態為0解：45精選ppt注：1.邊沿觸發器也有JK觸發器，如利用傳輸時間的邊沿觸發器就是邊沿JK觸發器，它是在CLK的下降沿動作的。其邏輯符號和特性表如圖5.5.6所示。2.邊沿觸發器的共同動作特點是觸發器的次態僅取決于CP信號的上升沿或下降沿到達時輸入的邏輯狀態，故有效地提高了觸發器的抗干擾能力。5.5邊沿觸發器的電路結構與動作特點46精選ppt三、維持阻塞觸發器*(自學）維持阻塞觸發器是另一種邊沿觸發器，其內部門電路主要為TTL電路。維持阻塞結構的D觸發器如圖5.5.5所示。5.5邊沿觸發器的電路結構與動作特點1.電路結構及功能表：47精選ppt功能表如表5.5.2所示。

表5.5.25.5邊沿觸發器的電路結構與動作特點其中：①線為置1線；②為置0維持線和置1阻塞線；③置0阻塞線。SD－置位端，低電平有效；RD－復位端，也是低電平有效。正常工作時接高電平48精選ppt2.工作原理：5.5邊沿觸發器的電路結構與動作特點49精選ppt四、利用傳輸延遲時間的邊沿觸發器(不講，自學）5.5邊沿觸發器的電路結構與動作特點50精選ppt5.6觸發器的邏輯功能及其描述方法5.6.1觸發器按邏輯功能的分類(時鐘觸發器）一、SR觸發器按照邏輯功能觸發器可分為SR觸發器、JK觸發器、D觸發器、T觸發器和T觸發器凡在時鐘信號作用下，具有如表5.6.1的功能的觸發器稱為SR觸發器表5.6.12.約束條件1.定義：51精選ppt5.6觸發器的邏輯功能及其描述方法3.特性方程：由特性表和約束條件畫出輸出端Q*的卡諾圖為表5.6.1111××則可寫出觸發器輸出端的方程為SR觸發器的特性方程。52精選ppt圖5.6.1被稱為稱為SR觸發器的狀態轉換圖。注：描述觸發器邏輯功能的方法有特性表、特性方程和狀態轉換圖。4.狀態轉換圖：5.6觸發器的邏輯功能及其描述方法將觸發器的特性表用圖形方式表現出來，即為狀態轉換圖圖5.6.153精選ppt5.邏輯符號5.6觸發器的邏輯功能及其描述方法圖5.6.2為SR觸發器的邏輯符號，觸發器在時鐘脈沖的下降沿動作圖5.6.2二、JK觸發器1.定義：凡在時鐘信號作用下，具有如表5.6.2的功能的觸發器稱為JK觸發器表5.6.254精選ppt2.特性方程：由特性表可得輸出端卡諾圖為5.6觸發器的邏輯功能及其描述方法表5.6.21111特性方程為55精選ppt3.狀態轉換圖：5.6觸發器的邏輯功能及其描述方法由特性表可得狀態轉換圖如圖5.6.3所示圖5.6.3表5.6.256精選ppt4.邏輯符號：邏輯符號如圖5.6.4所示，主從結構的觸發器是在時鐘的下降沿動作圖5.6.45.6觸發器的邏輯功能及其描述方法57精選ppt三、T觸發器2.特性方程：5.6觸發器的邏輯功能及其描述方法凡在時鐘信號作用下，具有表5.6.3所示功能的觸發器稱為T觸發器1.定義：由特性表可得58精選ppt其邏輯符號如圖5.6.6所示，為邊沿觸發器，時鐘下降沿觸發5.6觸發器的邏輯功能及其描述方法3.狀態轉換圖：由特性表可得狀態轉換圖如圖5.6.5所示圖5.6.54.邏輯符號：圖5.6.659精選ppt四、D觸發器5.6觸發器的邏輯功能及其描述方法2.特性方程：凡在時鐘信號作用下，具有表5.6.4所示功能的觸發器稱為T觸