第17、18講

課時授課計劃

課程內容第17、18講課時授課計劃內容：計數器目的與要求：1.掌握計數器的概念、分類。2.掌握二進制計數器的設計思想、電路結構、工作原理、邏輯功能。3.了解十進制計數器的分析方法、邏輯功能描述。4.掌握計數器的模數變換（級聯法、反饋歸零法、反饋置數法）。重點與難點：1.計數器的邏輯功能描述，特別是時序圖。

2.基本概念：計數器、模、分頻器。3.異步置0和同步置0的區別

。內容：課堂討論：

1.異步二進制計數器的設計思想？

2.若考慮延遲時間，異步計數器的狀態從1111

→0000的過程？

3.同步置數時狀態

SN

出現嗎？

4.實現更大容量計數器時，計數器的順序如何？現代教學方法與手段： 大屏幕投影復習（提問）： 1.怎樣由JK、D觸發器實現T′觸發器？

2.二進制加法的進位規則？課堂討論：計數器一、計數器廣義定義：能在輸入信號作用下依次通過預定狀態的時序邏輯電路。狹義定義：能計/數脈沖個數的時序邏輯電路，被計數的脈沖稱為“計數脈沖”?；咎卣鳎?）計數器中的“數”是用觸發器的狀態組合來表示的，在計數脈沖作用下使一組觸發器的狀態依次轉換成不同的狀態組合來表示數的增加或減少，即可達到計數的目的。2）計數器在運行時，所經歷的狀態是周期性的，是在有限個狀態中循環，通常將一次循環所包含的狀態總數稱為計數器的“?！保∕），如M=6，則稱為6進制計數器。計數器一、計數器二、計數器的分類1.按計數進制分二進制計數器：按二進制數運算規律進行計數的電路。十進制計數器：按十進制數運算規律進行計數的電路。任意進制計數器：上述兩種計數器之外的其它進制計數器的統稱。如五進制計數器、六十進制計數器等。2.按計數增減分加法計數器：隨著計數脈沖的輸入作遞增計數的電路。減法計數器：隨著計數脈沖的輸入作遞減計數的電路。加/減計數器：在加/減控制信號作用下，可遞增計數也可遞減計數的電路。又稱為可逆計數器。3.按計數器中觸發器翻轉是否同步分異步計數器：計數脈沖只加到部分觸發器的時鐘脈沖輸入端上，而其它觸發器的觸發信號則由電路內部提供，發生翻轉的觸發器狀態更新有先有后。同步計數器：計數脈沖同時加到所有觸發器的時鐘脈沖輸入端，使發生翻轉的觸發器狀態同時更新。顯然，同步計數器的計數速度要比異步計數器快得多。二、計數器的分類1.按計數進制分計數結果：二進制數計數規律（規則）：計數結果按照二進制數的自然順序轉換，即：

00011011區別于其他進制的特點：計滿：全1，減空：全0狀態總數M=2n（n為位數）二進制計數器計滿產生進位減空產生借位計數結果：二進制數二進制計數器計滿產生進位減空產生借位二進制計數器的構成一位二進制計數器（T’FF）TQCPQCPQ(加)Q(減)進位信號借位信號二進制計數器的構成一位二進制計數器（T’FF）TQC多位二進制計數器每增加一位增加一個FFFF功能？與低位如何連接？實質：控制高位翻轉的方式需要解決多位二進制計數器每增加一位增加一個FFFF功能？實質：控制方法一高位也用T’FF，當高位加1/減1時，由低位向高位提供一個觸發邊沿，其他時候不提供觸發邊沿（異步二進制計數器）加計數減計數方法一高位也用T’FF，當高位加1/減1時，由低位向高位提供思考：如果高位觸發器采用下降沿觸發，應如何連接？二進制異步計數器級間連接規律思考：如果高位觸發器采用下降沿觸發，應如何連接？二進制異步計方法一的缺點：工作速度低（計滿時，111000，從低位到高位逐位翻轉，所需時間長）產生過渡狀態（Q2Q1Q0:111110100000）缺點產生的根源：異步 改進：異步同步方法一的缺點：方法二高位用TFF，高位時鐘也用CP，當低位計數器計滿或減空時，使高位T=1，其他時候，T=0。加計數電路如圖TQF1TQF2TQF3CPQ0Q1Q2欲實現減計數，只需將Q端取代加計數電路中的Q端即可。方法二高位用TFF，高位時鐘也用CP，當低位計數器計滿或減空計數器的時序圖

(以三位二進制加法計數器為例)分頻：將CP頻率縮小m倍的過程，f=fcp/m，m為分頻系數，這一過程通常稱為對CP作m分頻。 如：Q0對CP作二分頻 Q1對CP作四分頻 Q2對CP作八分頻

回憶實驗1：3-8譯碼器設計時仿真波形之輸入波形計數器的時序圖

(以三位二進制加法計數器為例)回憶實驗1：計數器的狀態轉換圖以三位二進制加法計數器為例

Q2Q1Q0

000001010011111110101100標準形式簡化形式計數器的狀態轉換圖以三位二進制加法計數器為例標準形式簡化形式4位集成二進制異步加法計數器74LS1974位集成二進制異步加法計數器74LS19774LS197功能表①CR=0時異步清零。②CR=1、CT/LD=0時異步置數。③CR=CT/LD=1時，異步加法計數。若將輸入時鐘脈沖CP加在CP0端、把Q0與CP1連接起來，則構成4位二進制即16進制異步加法計數器。若將CP加在CP1端，則構成3位二進制即8進制計數器，FF0不工作。如果只將CP加在CP0端，CP1接0或1，則形成1位二進制即二進制計數器。74LS197功能表①CR=0時異步清零。②CR=1、CT/4位集成二進制同步加法計數器74LS161/163①CR=0時異步清零。②CR=1、LD=0時同步置數。③CR=LD=1且CPT=CPP=1時，按照4位自然二進制碼進行同步二進制計數。④CR=LD=1且CPT·CPP=0時，計數器狀態保持不變。74LS163的引腳排列和74LS161相同，不同之處是74LS163采用同步清零方式。4位集成二進制同步加法計數器74LS161/163①CR=074161(4-BitBinaryUpCounterwithSynchronousLoadandAsynchronousClear)74161(4-BitBinaryUpCounter74163(4-BitBinaryUpCounterwithSynchronousLoadandSynchronousClear)74163(4-BitBinaryUpCounter4位集成二進制同步可逆計數器74LS191U/D是加減計數控制端；CT是使能端；LD是異步置數控制端；D0～D3是并行數據輸入端；Q0～Q3是計數器狀態輸出端；CO/BO是進位借位信號輸出端；RC是多個芯片級聯時級間串行計數使能端，CT＝0，CO/BO＝1時，RC＝CP，由RC端產生的輸出進位脈沖的波形與輸入計數脈沖的波形相同。4位集成二進制同步可逆計數器74LS191U/D是加減計數控4位集成二進制同步可逆計數器74LS193CR是異步清零端，高電平有效；LD是異步置數端，低電平有效；CPU是加法計數脈沖輸入端；CPD是減法計數脈沖輸入端；D0～D3是并行數據輸入端；Q0～Q3是計數器狀態輸出端；CO是進位脈沖輸出端；BO是借位脈沖輸出端；多個74LS193級聯時，只要把低位的CO端、BO端分別與高位的CPU、CPD連接起來，各個芯片的CR端連接在一起，LD端連接在一起，就可以了。4位集成二進制同步可逆計數器74LS193CR是異步清零端，計數規律：計數結果按照十進制數（經過編碼的十進制數）的自然順序轉換。

加/減：012…9計滿十進制計數器進位借位減空計數規律：計數結果按照十進制數（經過編碼的十進制數）的自然順選用4個CP下降沿觸發的JK觸發器，分別用FF0、FF1、FF2、FF3表示。狀態圖輸出方程：設計任務：十進制同步加法計數器選用4個CP下降沿觸發的JK觸發器，分別用FF0、FF1、F狀態方程狀態方程電路圖比較得驅動方程將無效狀態1010～1111分別代入狀態方程進行計算，可以驗證在CP脈沖作用下都能回到有效狀態，電路能夠自啟動。電路圖比較得驅動方程將無效狀態1010～1111分別代入狀態計數器的有效狀態、無效狀態、自啟動有效狀態：計數循環中使用的狀態無效狀態：計數循環中未使用的狀態有效循環：有效狀態的循環無效循環：無效狀態的循環自啟動：計數器進入無效狀態后，在CP作用下能自動返回有效循環的能力。（只要無效狀態不構成循環，則必能自啟動）計數器的有效狀態、無效狀態、自啟動有效狀態：計數循環中使用的集成十進制異步計數器74LS90集成十進制異步計數器74LS90集成十進制同步加法計數器74LS160主要功能與74LS161基本相同，只是實現十進制計數。功能表和進位信號如下。CO=CTTQ3Q0=Q3Q0集成十進制同步加法計數器74LS160主要功能與74LS162）集成十進制同步加/減計數器74LS19074190是單時鐘集成十進制同步可逆計數器，其引腳排列圖和邏輯功能示意圖與74191相同。為異步置數控制端為計數控制端D0~D3為并行數據輸入端Q0~Q3為輸出端為加/減計數方式控制端CO/BO為進位/借位輸出端為行波時鐘輸出端（1）異步置數當=0時，與CP無關，立即置數。即D3D2D1D0=d3d2d1d0（2）計數功能：=0、=1當=0時，對應CP脈沖上升沿，十進制加法計數。當=1時，對應CP脈沖上升沿，十進制減法計數。（3）保持功能：當時，計數器保持原來的狀態不變。2）集成十進制同步加/減計數器74LS19074190是單時十進制同步可逆計數器集成十進制同步計數器集成十進制同步加法計數器74160、74162的引腳排列圖、邏輯功能示意圖與74161、74163相同，不同的是，74160和74162是十進制同步加法計數器，而74161和74163是4位二進制（16進制）同步加法計數器。此外，74160和74162的區別是，74160采用的是異步清零方式，而74162采用的是同步清零方式。74190是單時鐘集成十進制同步可逆計數器，其引腳排列圖和邏輯功能示意圖與74191相同。74192是雙時鐘集成十進制同步可逆計數器，其引腳排列圖和邏輯功能示意圖與74193相同。把前面介紹的十進制加法計數器和十進制減法計數器用與或門組合起來，并用U/D作為加減控制信號，即可獲得十進制同步可逆計數器。十進制同步可逆計數器集成十進制同步計數器集成十進制同步加法計N進制（任意進制）計數器計數規律：計數結果按N進制數的自然順序轉換。

加/減：012…N-2N-1集成產品不可能制造出任意進制計數器，這就需要使用現有的其他進制計數器構成N進制（任意進制）計數器計滿借位減空進位N進制（任意進制）計數器計數規律：計數結果按N進制數的自然順1、用若干小進制計數器構成大進制計數器

串接N=N1*N2串接方式：按異步方式連接

N1計CP脈沖個數，N2計N1的進位C的脈沖個數按同步方式連接

N1N2進位加1借位減1N1N2CTTCTPCCPCTT,CTP為計數控制端，參見74LS160功能表1、用若干小進制計數器構成大進制計數器用74161實現16x16256用74161實現16x16256第118講計數器-課件第118講計數器-課件2、用大進制計數器構成小進制計數器大進制N小進制M N個狀態只用M個狀態，且M個狀態構成循環。如何構成循環？ 設法讓N進制計數器在順序計數過程中跳越N-M個狀態，從而獲得M進制計數器。實現狀態跳越有兩種方法：復位法（由于是靠狀態反饋產生復位控制信號，又稱反饋復位法、反饋歸零法）置位法（由于是靠狀態反饋產生置數控制信號，又稱反饋置數法）2、用大進制計數器構成小進制計數器大進制N小進制M異步復位法原理設原有的計數器為N進制，當它從起始狀態S0開始計數并接收了M個脈沖以后，電路進入SM狀態。如果這時利用SM狀態產生一個異步復位信號將計數器置成S0狀態，這樣就可以跳越（N-M）個狀態而得到M進制計數（分頻）器了。S0S1S2S3SM-1SMSN-2SN-1異步復位說明：1、SM為暫態，一旦復位信號產生，SM就會被S0取代。2、適用于進行模數變換的計數器具有異步復位端（不依賴時鐘CP）。異步復位法原理設原有的計數器為N進制，當它從起始狀態S0開始用74161實現1612（異步清零）用74161實現1612（異步清零）第118講計數器-課件第118講計數器-課件同步復位法原理設原有的計數器為N進制，當它從起始狀態S0開始計數并接收了M-1個脈沖以后，電路進入SM-1狀態。如果這時利用SM-1狀態產生一個同步復位信號，當下一個CP脈沖到來時，計數器將置成S0狀態，這樣就可以跳越（N-M）個狀態而得到M進制計數（分頻）器了。S0S1S2S3SM-1SMSN-2SN-1同步復位說明：1、SM-1為穩態，即使復位信號產生，也要等到下一個CP脈沖到來以后，SM-1才會被S0取代。2、適用于進行模數變換的計數器具有同步復位端（依賴時鐘信號）。同步復位法原理設原有的計數器為N進制，當它從起始狀態S0開始用74163實現1612用74163實現1612第118講計數器-課件第118講計數器-課件異步置位法原理置位法是利用給計數器重復置入某個數值的方法跳越（N-M）個狀態而得到M進制計數（分頻）器的。置數操作可以在S0狀態進行，也可以在其他狀態進行。說明：1、S0為暫態，一旦置位信號產生，S0就會被SN-M取代。2、適用于進行模數變換的計數器具有異步置數端（不依賴時鐘信號）。S0S1SN-MSiSN-2SN-1異步置位異步置位法原理置位法是利用給計數器重復置入某個數值的方法跳越用74191實現1612(用加計數，計數循環使用3~14)用74191實現1612連線圖連線圖仿真結果仿真結果同步置位法原理置位法是利用給計數器重復置入某個數值的方法跳越（N-M）個狀態而得到M進制計數（分頻）器的。置數操作可以在SN-1狀態進行，也可以在其他狀態進行。說明：1、SN-1為穩態，即使置位信號產生，也要等到下一個CP到來以后SN-1才會被SN-M取代。2、適用于進行模數變換的計數器具有同步置數端（依賴時鐘信號）。S0S1SN-MSiSN-2SN-1同步置位同步置位法原理置位法是利用給計數器重復置入某個數值的方法跳越用74161實現1612(同步置數)用74161實現1612(同步置數)第118講計數器-課件第118講計數器-課件在前面介紹的集成計數器中，清零、置數均采用同步方式的有74LS163；均采用異步方式的有74LS193、74LS197、74LS192；清零采用異步方式、置數采用同步方式的有74LS161、74LS160；有的只具有異步清零功能，如CC4520、74LS190、74LS191；74LS90則具有異步清零和異步置9功能。在前面介紹的集成計數器中，清零、置數均采用同步方式的第118講計數器-課件反饋置數法獲得N進制計數器的步驟A）寫出計數器狀態的二進制代碼。利用異步置數輸入端獲得N進制計數器時，寫出SN對應的二進制代碼。利用同步置數輸入端獲得N進制計數器時，寫出SN-1對應的二進制代碼。B）寫出反饋歸零函數。根據SN或SN-1寫出置數端的邏輯表達式。C）畫連線圖。主要根據反饋置數函數畫連線圖。反饋置數法獲得N進制計數器的步驟A）寫出計數器狀態的二進制例1用74LS163來構成一個十二進制計數器。（1）寫出狀態SN-1的二進制代碼。（3）畫連線圖。SN-1＝S12-1＝S11＝1011（2）求歸零邏輯。D0～D3可隨意處理D0～D3必須都接0例1用74LS163來構成一個十二進制計數器。（3）畫連例2用74LS197來構成一個十二進制計數器。（1）寫出狀態SN的二進制代碼。（3）畫連線圖。SN＝S12＝1100（2）求歸零邏輯。D0～D3可隨意處理D0～D3必須都接0例2用74LS197來構成一個十二進制計數器。（3）畫例3用74LS161來構成一個十二進制計數器。SN＝S12＝1100D0～D3可隨意處理D0～D3必須都接0SN-1＝S11＝1011例3用74LS161來構成一個十二進制計數器。SN＝S例4用74LS161構成10進制計數器解：用同步置數控制端實現。1）若從0000開始計數。則D3D2D1D0=0000。（1）寫出SN-1的二進制代碼：

SN-1=S10-1=S9=1001（2）寫出反饋歸零（置數）函數。由于計數器從0開始計數，因此反饋歸零函數為：（3）畫連線圖。例4用74LS161構成10進制計數器解：用同步置數控制端例5用74LS160實現7進制計數器解：用同步置數控制端歸零。（思考：若用異步清零端歸零如何實現？）（1）寫出S