1、 數字電子與EDA技術題目：交通燈控制器 設計的背景、目的和意義設計背景： 隨著經濟的快速發展，汽車作為方便的交通工具越來越普及，與此同時，較慢的城市規劃尚未適應較快的經濟發展，導致交通基礎設施建設不足，出現了交通事故率逐年遞增的趨勢。尤其是在車流量較大的路口，于是，自動化程度較高的交通燈便具有了較大的實用價值。設計目的：實現十字路口的交通信號控制自動化。設計意義：提高通行效率，降低交通事故發生率，節約管理成本。設計任務及要求城市十字交叉路口紅綠燈控制系統主要負責控制主干道（左行、直行）和支干道的紅綠燈的狀態和轉換順序，關鍵是各個狀態之間的轉換和進行適當的時間延時，正是基于以上考慮，采用如下設

2、計：整個過程中通過數碼管輸出計時用戶可以設定通行時間用戶可以使用默認通行時間方案論證方案1：利用單片機實現。C語言編程，通過開發板燒寫到芯片中。方案2：利用FPGA實現。Verilog HDL語言描述。燒寫到FPGA中。確定選擇方案2，理由是： FPGA運行速度快，核心頻率可達幾百M，易于集成。 單片機程序是串行執行，在處理突發事件的時候只能調用有限的資源；而FPGA屬于并行執行，可同時處理不同的任務，導致了FPGA工作更有效率。整體設計框圖用戶可通過輸入改變通行狀態的持續時間。若無用戶輸入，則執行默認持續時間。確定輸入狀態 S1:主干道左行的紅燈亮，直行綠燈亮。 支干道全部紅燈。持續25秒S

3、2:主干道左行的黃燈亮，直行綠燈亮。 支干道全部紅燈。持續5秒S3:主干道全部綠燈。 支干道全部紅燈。持續25秒S4:主干道全部黃燈。 支干道全部黃燈。持續5秒S5:主干道全部紅燈。 支干道全部綠燈。持續25秒S6:主干道全部黃燈。 支干道全部黃燈。持續5秒輸入和輸出變量對應部件說明輸入變量：clk （時鐘）脈沖發生器。 rst （復位）觸發式開關 DIN（時間間隔設置）6個高低電平開關輸出變量：out (信號燈驅動信號) 紅黃綠LED各兩組 x (計時驅動信號) 兩個共陽極數碼管狀態機設計（狀態轉換圖）狀態機設計（狀態編碼）采用獨熱碼。S1=000001S2=000010S3=000100S

4、4=001000S5=010000S6=100000狀態機設計/* 置數模塊*/module SD(in,out,clk);input clk;input5:0 in;output5:0 out;parameter W=25;reg5:0 out;always(posedge clk)beginif(in=0) out=W;else out=in;endendmodule狀態機設計/*狀態機模塊*/module war(DIN,clk,in,rst,out);input clk,rst;input5:0 in;input5:0 DIN;output 5:0out;reg 5:0out;reg5

5、:0state,NS;parameter Q1=6b000001,Q2=6b000010, Q3=6b010010,Q4=6b010001, Q5=6b011100,Q6=6b001100, A=6b000001,B=6b000010,C=6b000100, D=6b001000,E=6b010000,F=6b100000;狀態機設計always(posedge clk,negedge rst)begin if(!rst) state=A; else state=NS;endalways(posedge clk)begin case(state) A: begin if(inDIN)NS=A;

6、 else begin NSDIN-1)NS=D; else begin NS=E; end end E: begin if(inDIN)NS=E; else begin NSDIN-1)NS=F; else begin NS=A; end end endcaseend狀態機設計always(posedge clk,negedge rst)begin if(!rst)out=Q1; else begin case(NS) A: out=Q1; B: out=Q2; C: out=Q3; D: out=Q4; E: out=Q5; F: out=Q6; endcase endendendmodule狀態機設計/*頂層模塊*/module traffic(DUN,clk,rst,out,x);input clk,rst;input5:0 DUN;output 5:0out;output 5:0 x;wire 5:0 x,DIN;SD A(.in(DUN),.out(DIN),.clk(clk);delay D(.DIN(DIN),.clk(clk),.rst(rst),.cnt(x);war S(.DIN(DIN),.in(x),.rst(rst),.cl