1、本章學(xué)習(xí)導(dǎo)讀:（1）總線的基本組成、分類(lèi)與特性、裁決方式、定時(shí)方式。（2）典型總線接口標(biāo)準(zhǔn)：ISA，EISA，VESA，PCI，SCSI，USB，IEEE1394。（3）計(jì)算機(jī)系統(tǒng)中多重總線的分級(jí)結(jié)構(gòu)。 第7章 總線及總線互連結(jié)構(gòu) 部件之間的兩種互連方式： 各部件之間通過(guò)單獨(dú)的連線互連，稱(chēng)為分散連接方式。 各個(gè)部件連接到一組公共信息傳輸線上，稱(chēng)為總線連接方式。 總線結(jié)構(gòu)的兩個(gè)主要優(yōu)點(diǎn)是靈活和成本低。 靈活性體現(xiàn)在新部件可以很容易地加到總線上，且部件可以在使用相同總線的計(jì)算機(jī)系統(tǒng)之間互換。 一組單獨(dú)的連線可被多個(gè)部件共享，所以總線的性價(jià)比高。 現(xiàn)代計(jì)算機(jī)普遍使用的是總線互連結(jié)構(gòu)。 總線的主要缺點(diǎn)

2、是它可能產(chǎn)生通信瓶頸。 本章著重介紹總線的基本概念、總線設(shè)計(jì)中的幾個(gè)因素、總線標(biāo)準(zhǔn)及其現(xiàn)代計(jì)算機(jī)的總線互連結(jié)構(gòu)。71 總線的基本概念 計(jì)算機(jī)內(nèi)部進(jìn)行信息交換，必須在部件之間構(gòu)筑通信線路，通常把連接各部件的通路的集合稱(chēng)為互連結(jié)構(gòu)。 互連結(jié)構(gòu)從分散結(jié)構(gòu)發(fā)展到總線結(jié)構(gòu)。 總線是連接兩個(gè)或多個(gè)功能部件的一組共享的信息傳輸線，它的主要特征就是多個(gè)部件共享傳輸介質(zhì)；一個(gè)部件發(fā)出的信號(hào)可以被連接到總線上的其他所有部件所接收。7.1.1 總線的特性和分類(lèi)(1) 物理特性： 總線的物理特性是指總線在機(jī)械物理連接上的特性。包括：連線類(lèi)型、數(shù)量、接插件的幾何尺寸和形狀以及引腳線的排列等。 從連線的類(lèi)型來(lái)看，總線可分

3、為電纜式、主板式和底板式。 連線的數(shù)量來(lái)看，總線一般分為串行總線和并行總線。在并行傳輸總線中，按數(shù)據(jù)線的寬度分8位、16位、32位、64位總線等。 總線的特性(2) 電氣特性： 總線的電氣特性是指總線的每一條信號(hào)線的信號(hào)傳遞方向、信號(hào)的有效電平范圍。 總線的電平表示方式有兩種：?jiǎn)味朔绞胶筒罘址绞健?在單端電平方式中，用一條信號(hào)線和一條公共接地線來(lái)傳遞信號(hào)；采用正邏輯。 差分電平方式采用一條信號(hào)線和一個(gè)參考電壓比較來(lái)互補(bǔ)傳輸信號(hào)，一般采用負(fù)邏輯。 CPU發(fā)出的信號(hào)為輸出信號(hào)，送入CPU的信號(hào)為輸入信號(hào)。 一般串行總線用于長(zhǎng)距離的數(shù)據(jù)傳送，并行總線用于短距離的高速數(shù)據(jù)傳送。(3) 功能特性： 總線

4、功能特性是指總線中每根傳輸線的功能。如地址線用來(lái)傳輸?shù)刂沸畔ⅲ瑪?shù)據(jù)線用來(lái)傳輸數(shù)據(jù)信息，控制線用來(lái)發(fā)出控制信息，不同的控制線其功能不同。(4) 時(shí)間特性： 總線時(shí)間特性是指總線中任一根傳輸線在什么時(shí)間內(nèi)有效，以及每根線產(chǎn)生的信號(hào)之間的時(shí)序關(guān)系。用信號(hào)時(shí)序圖來(lái)說(shuō)明。 例如，串行總線接口標(biāo)準(zhǔn)RS-232C，采用差分電平方式。 根據(jù)所連接部件的不同，總線通常被分成三種類(lèi)型(1) 內(nèi)部總線： 指芯片內(nèi)部連接各元件的總線。如CPU芯片內(nèi)部，在各個(gè)寄存器、ALU、指令部件等各元件之間也有總線相連。(2) 系統(tǒng)總線： 指連接CPU、存儲(chǔ)器和各種I/O模塊等主要部件的總線。有主板式和底板式總線。 主板式總線是一

5、種板級(jí)總線，主要連接主機(jī)系統(tǒng)印刷電路板中的CPU和主存等部件，也被稱(chēng)為處理器-主存總線。 底板式總線通常用于連接系統(tǒng)中的各個(gè)功能模塊，實(shí)現(xiàn)系統(tǒng)中的各個(gè)電路板的連接。典型的有PCI總線、Multibus總線、VME總線等。(3) 通信總線： 這類(lèi)總線用于主機(jī)和I/O設(shè)備之間或計(jì)算機(jī)系統(tǒng)之間的通信。 由于這類(lèi)連接涉及到許多方面，包括：距離遠(yuǎn)近、速度快慢、工作方式等，差異很大，所以通信總線的種類(lèi)很多。7.1.2 系統(tǒng)總線的組成 系統(tǒng)總線通常由一組控制線、一組數(shù)據(jù)線和一組地址線構(gòu)成;也有數(shù)據(jù)線和地址線復(fù)用。 數(shù)據(jù)線用來(lái)承載在源部件和目的部件之間傳輸?shù)男畔ⅲ@個(gè)信息可能是數(shù)據(jù)、命令、或地址（數(shù)據(jù)線和地址

6、線復(fù)用時(shí)）。如寫(xiě)磁盤(pán)。 地址線用來(lái)給出源數(shù)據(jù)或目的數(shù)據(jù)所在的主存單元或I/O端口的地址。 控制線用來(lái)控制對(duì)數(shù)據(jù)線和地址線的訪問(wèn)和使用；控制線用來(lái)傳輸定時(shí)信號(hào)和命令信息。 典型的控制信號(hào)包括： 時(shí)鐘（Clock）：用于總線同步。 復(fù)位（Reset）：初始化所有設(shè)備。 總線請(qǐng)求（Bus Request）：表明發(fā)出該請(qǐng)求信號(hào)的設(shè)備要使用總線。 總線允許（Bus Grant）：表明接收到該允許信號(hào)的設(shè)備可以使用總線。 中斷請(qǐng)求（Interrupt Request）：表明某個(gè)中斷正在請(qǐng)求。 中斷回答（Interrupt Acknowledge）：表明某個(gè)中斷請(qǐng)求已被接受。 存儲(chǔ)器讀（Memory Rea

7、d）：從指定的主存單元中讀數(shù)據(jù)到數(shù)據(jù)總線上。 存儲(chǔ)器寫(xiě)（Memory Write）：將數(shù)據(jù)總線上的數(shù)據(jù)寫(xiě)到指定的主存單元中。 I/O讀（I/O Read）：從指定的I/O端口中讀數(shù)據(jù)到數(shù)據(jù)總線上。 I/O寫(xiě)（I/O Write）：將數(shù)據(jù)總線上的數(shù)據(jù)寫(xiě)到指定的I/O端口中。 傳輸確認(rèn)（Transfer ACK）：表示數(shù)據(jù)已被接收或已被送到總線上。7.1.3 總線的數(shù)據(jù)傳輸方式 計(jì)算機(jī)總線中，數(shù)據(jù)傳輸有兩種基本方式：串行傳輸、并行傳輸。1串行傳輸 串行總線的數(shù)據(jù)在數(shù)據(jù)線上按位進(jìn)行傳輸，只需要一根數(shù)據(jù)線，線路成本低，適合于遠(yuǎn)距離的數(shù)據(jù)傳輸。 在計(jì)算機(jī)中普遍使用串行通信總線連接慢速設(shè)備，象鍵盤(pán)、鼠標(biāo)和

8、終端設(shè)備等。近年來(lái)出現(xiàn)一些中高速的串行總線，可連接各種類(lèi)型的外設(shè)，可傳送多媒體信息，如P1394串行總線。 串行傳輸中的數(shù)據(jù)轉(zhuǎn)換 發(fā)送部件中并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換，稱(chēng)為拆卸； 接收部件中串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)，稱(chēng)為裝配。 串行傳輸中的數(shù)據(jù)傳輸速率 在信息傳輸通道中，攜帶數(shù)據(jù)信息的信號(hào)單元叫碼元； 每秒鐘通過(guò)信道傳輸?shù)拇a元數(shù)稱(chēng)為碼元傳輸速率，簡(jiǎn)稱(chēng)波特率。反映了每秒鐘傳輸數(shù)據(jù)的位數(shù)。 每秒鐘通過(guò)信道傳輸?shù)男畔⒘糠Q(chēng)為位傳輸速率，簡(jiǎn)稱(chēng)比特率。反映了在傳輸介質(zhì)上每秒鐘傳輸?shù)乃行畔⑽粩?shù)。 波特率、比特率的單位都是位/秒（bps）；比特率可以大于或等于波特率 串行傳輸方式有同步傳輸方式和異步傳輸方式兩種

9、 在異步傳輸方式中，每個(gè)字符要用一位起始位和若干停止位作為字符傳輸?shù)拈_(kāi)始和結(jié)束標(biāo)志，需占用一定的時(shí)間。 同步傳輸方式要求有時(shí)鐘來(lái)實(shí)現(xiàn)發(fā)送端和接收端的同步，傳輸速度較快；但接口的硬件較復(fù)雜。 數(shù)據(jù)塊傳輸時(shí)，只在數(shù)據(jù)塊的開(kāi)始和結(jié)尾處用一個(gè)或若干個(gè)同步字符作標(biāo)志。這種傳輸方式稱(chēng)為同步串行傳輸方式。2并行傳輸 并行總線的數(shù)據(jù)在數(shù)據(jù)線上同時(shí)有多位一起傳送，每一位要有一根數(shù)據(jù)線。并行傳輸比串行傳輸速度要快得多，但需要更多的傳輸線。 并行傳輸中的數(shù)據(jù)傳輸速率 衡量并行總線速度的指標(biāo)是最大數(shù)據(jù)傳輸率，即單位時(shí)間內(nèi)在總線上傳輸?shù)淖畲笮畔⒘俊Ｒ话阌妹棵攵嗌僬鬃止?jié)（MB/s）來(lái)表示。 總線的工作頻率為66MHz，總

10、線寬度為32位，則它的最大數(shù)據(jù)傳輸率為：66 32/8 = 264MB/s；這里1M=106 。 將并行方式和串行方式結(jié)合起來(lái)進(jìn)行數(shù)據(jù)傳輸。72 總線設(shè)計(jì)的要素總線設(shè)計(jì)時(shí)要考慮的基本要素包括：1）信號(hào)線類(lèi)型：專(zhuān)用信號(hào)線 / 復(fù)用信號(hào)線2）仲裁方法：集中式裁決 / 分布式裁決3）定時(shí)方式：同步通信 / 異步通信4）事務(wù)類(lèi)型：總線所支持的各種數(shù)據(jù)傳輸類(lèi)型和其他總線操作類(lèi)型5）總線帶寬：?jiǎn)挝粫r(shí)間內(nèi)在總線上傳輸?shù)挠行?shù)據(jù)7.2.1 信號(hào)線類(lèi)型 專(zhuān)用信號(hào)線就是指這種信號(hào)線專(zhuān)門(mén)用來(lái)傳送某一種信息。 采用數(shù)據(jù)和地址專(zhuān)用線，主存單元地址和數(shù)據(jù)可以同時(shí)送到總線上。 復(fù)用信號(hào)線就是指一種信號(hào)線在不同的時(shí)間傳輸不同

11、的信息。 信號(hào)線的分時(shí)復(fù)用，可以使用較少的線傳輸更多的信息，從而節(jié)省了空間和成本。 掛接的每個(gè)部件的電路變得更復(fù)雜了；還潛在地降低了性能。7.2.2 總線裁決 總線上連接的各個(gè)部件，根據(jù)其對(duì)總線有無(wú)控制能力被分為主控設(shè)備和從設(shè)備兩種。 從設(shè)備只能響應(yīng)主控設(shè)備發(fā)來(lái)的總線命令。 系統(tǒng)可以只有一個(gè)總線主控設(shè)備，所有總線操作都必須由處理器控制。 另一種選擇是采用多個(gè)總線主控設(shè)備，每個(gè)主控設(shè)備都能啟動(dòng)數(shù)據(jù)傳送。 必須提供一種機(jī)制用來(lái)決定在某個(gè)時(shí)刻哪個(gè)設(shè)備具有總線使用權(quán)。 總線主控設(shè)備控制對(duì)總線的訪問(wèn)，它能夠發(fā)起并控制所有總線請(qǐng)求。 決定哪個(gè)總線主控設(shè)備將在下次得到總線使用權(quán)的過(guò)程稱(chēng)為總線裁決。 兩類(lèi)總線

12、裁決方式：集中式和分布式 集中式裁決方式是將控制邏輯做在一個(gè)專(zhuān)門(mén)的總線控制器或總線裁決器中，將所有的總線請(qǐng)求集中起來(lái)，利用一個(gè)特定的裁決算法進(jìn)行裁決。 裁決方案： 一是“等級(jí)性”，即：每個(gè)主控設(shè)備有一個(gè)總線優(yōu)先級(jí)，具有最高優(yōu)先級(jí)的設(shè)備應(yīng)該先被服務(wù)； 二是“公平性”，即：任何設(shè)備，即使是具有最低優(yōu)先權(quán)的設(shè)備也不能永遠(yuǎn)得不到總線使用權(quán)。 分布式的裁決方式，沒(méi)有專(zhuān)門(mén)的總線控制器，其控制邏輯分散在各個(gè)部件或設(shè)備中。1集中裁決方式（3種） (1) 菊花鏈查詢方式 優(yōu)先級(jí)由主控設(shè)備在總線上的位置來(lái)決定，要求擁有總線使用權(quán)的高優(yōu)先級(jí)設(shè)備簡(jiǎn)單地?cái)r截總線允許信號(hào)，不讓其更低級(jí)的設(shè)備收到該信號(hào)。圖7.1 菊花鏈查

13、詢方式 菊花鏈總線的優(yōu)點(diǎn)是簡(jiǎn)單，只需很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線裁決，而且易擴(kuò)充設(shè)備。 缺點(diǎn)是不能保證公正性，也即一個(gè)低優(yōu)先級(jí)請(qǐng)求可能永遠(yuǎn)得不到允許； 對(duì)電路故障較敏感，一個(gè)設(shè)備的故障會(huì)影響到后面設(shè)備的操作； 菊花鏈的使用也限制了總線速度。 (2) 計(jì)數(shù)器定時(shí)查詢方式 此方案比菊花鏈查詢方式多了一組設(shè)備線，少了一根總線允許線BG。(圖7.2) 總線請(qǐng)求的設(shè)備號(hào)與計(jì)數(shù)值一致時(shí)，該設(shè)備便獲得總線使用權(quán)，此時(shí)終止計(jì)數(shù)查詢，同時(shí)該設(shè)備建立總線忙BS信號(hào)。 設(shè)備的優(yōu)先級(jí)通過(guò)設(shè)置不同的計(jì)數(shù)初始值來(lái)改變 計(jì)數(shù)總是從0開(kāi)始，此時(shí)設(shè)備的優(yōu)先次序是固定的； 計(jì)數(shù)的初值總是上次得到控制權(quán)設(shè)備的設(shè)備號(hào)，那么所

14、有設(shè)備的優(yōu)先級(jí)是相等的，是循環(huán)優(yōu)先級(jí)方式。圖 7.2 計(jì)數(shù)器定時(shí)查詢方式 計(jì)數(shù)器定時(shí)查詢方式具有靈活的優(yōu)先級(jí)，它對(duì)電路故障也不如菊花鏈查詢那樣敏感。 這種方式增加了一組設(shè)備線，每個(gè)設(shè)備要對(duì)設(shè)備線的信號(hào)進(jìn)行譯碼處理，因而控制也變復(fù)雜了。(3) 獨(dú)立請(qǐng)求方式 這種方案使用一個(gè)中心裁決器從請(qǐng)求總線的一組設(shè)備中選擇一個(gè)。（圖7.3） 每個(gè)設(shè)備都有一對(duì)總線請(qǐng)求線BRi和總線允許線BGi 總線控制器可以給各個(gè)請(qǐng)求線以固定的優(yōu)先級(jí)，也可以設(shè)置可編程的優(yōu)先級(jí)。 裁決算法由硬件來(lái)實(shí)現(xiàn)，可采用固定的并行判優(yōu)算法、平等的循環(huán)菊花鏈算法、動(dòng)態(tài)優(yōu)先級(jí)算法（如：最近最少用算法、先來(lái)先服務(wù)算法）等。 這種方法的優(yōu)缺點(diǎn)： 響

15、應(yīng)速度快，若是可編程的總線控制器，優(yōu)先級(jí)設(shè)置靈活。 圖7.3 獨(dú)立請(qǐng)求方式 控制邏輯很復(fù)雜，控制線數(shù)量多。 若n表示允許掛接的最大設(shè)備數(shù)，三種裁決方式所需裁決線分別為：2根、log2n根、2n根。2分布式裁決方式（3種）(1) 自舉分布式裁決 使用多個(gè)請(qǐng)求線，不需要中心裁決器，每個(gè)設(shè)備獨(dú)立地決定自己是否是最高優(yōu)先級(jí)請(qǐng)求者。（圖7.4） BR0為總線忙信號(hào)線，BRi為設(shè)備i的總線請(qǐng)求線。圖7.4 自舉分布式裁決 一般優(yōu)先級(jí)是固定的 總線裁決期間每個(gè)設(shè)備將有關(guān)請(qǐng)求線上的信號(hào)合成后取回分析，根據(jù)這些請(qǐng)求信號(hào)確定自己能否擁有總線控制權(quán)。 這種方案需要較多的連線用于請(qǐng)求信號(hào)，所以，許多總線用數(shù)據(jù)線DB作

16、為總線請(qǐng)求線。 每個(gè)設(shè)備通過(guò)取回的合成信息能夠檢測(cè)出其他設(shè)備是否發(fā)出了總線請(qǐng)求。 NuBus是在MacintoshII 中的底板式總線，就采用該方案；SCSI總線也采用該方案。(2) 沖突檢測(cè)分布式裁決 這種方案中，每個(gè)設(shè)備獨(dú)立地請(qǐng)求總線，多個(gè)同時(shí)使用總線的設(shè)備會(huì)產(chǎn)生沖突，這時(shí)沖突被檢測(cè)到，按照某種策略在沖突的各方選擇一個(gè)設(shè)備。 當(dāng)沖突發(fā)生時(shí)，兩個(gè)設(shè)備都會(huì)停止傳輸，延遲一個(gè)隨機(jī)時(shí)間后再重新使用總線。 這種方案一般用在網(wǎng)絡(luò)通信總線上。(3) 并行競(jìng)爭(zhēng)分布式裁決 需要使用總線的主控設(shè)備把自己的仲裁號(hào)發(fā)送到仲裁線上，每個(gè)設(shè)備根據(jù)并行競(jìng)爭(zhēng)算法決定在一定時(shí)間以后占用總線還是撤銷(xiāo)仲裁號(hào)。圖7.5 并行競(jìng)爭(zhēng)

17、分布式裁決 圖7.5是總線中有根仲裁線AB0AB7例子 兩個(gè)設(shè)備同時(shí)要求使用總線，仲裁號(hào)分別是00000101和00001010；最終留在仲裁線上的號(hào)為00001010。表7.1 并行競(jìng)爭(zhēng)裁決邏輯舉例分析結(jié)果 并行競(jìng)爭(zhēng)方式與自舉分布式裁決算法比較，它可以用很少的裁決線掛接大量的設(shè)備。 例如，假定是位仲裁號(hào)，自舉分布式裁決只能表示8個(gè)優(yōu)先級(jí)； 這種方式可以表示256個(gè)優(yōu)先級(jí)，仲裁號(hào)為255的設(shè)備優(yōu)先級(jí)最高，而最低。 Futurebus+總線標(biāo)準(zhǔn)使用這種裁決方案。 選擇不同裁決方案的因素包括： 總線在I/O設(shè)備的數(shù)量和總線長(zhǎng)度的可擴(kuò)充性方面如何？ 總線裁決應(yīng)該多快？ 需要什么程度的公正性等。7.2

18、.3 定時(shí)方式 一個(gè)取得了總線控制權(quán)的設(shè)備如何控制總線進(jìn)行總線操作呢？即如何來(lái)定義總線事務(wù)中的每一步何時(shí)開(kāi)始、何時(shí)結(jié)束呢？這就是總線通信的定時(shí)問(wèn)題。 總線通信的定時(shí)方式有四種： 同步協(xié)議 異步協(xié)議 半同步協(xié)議 分離事務(wù)協(xié)議1同步協(xié)議方式 如果一個(gè)總線是同步的，它的控制線中就有一個(gè)時(shí)鐘信號(hào)線，掛接在總線上的所有設(shè)備都從這個(gè)公共的時(shí)鐘線上獲得定時(shí)信號(hào)。 一定頻率的時(shí)鐘信號(hào)線定義了等間隔的時(shí)間段，這個(gè)固定時(shí)間段為一個(gè)時(shí)鐘周期，也稱(chēng)一個(gè)總線周期。 該時(shí)鐘信號(hào)有一個(gè)固定的通信協(xié)議。 圖7.6表示一個(gè)處理器-主存總線，執(zhí)行存儲(chǔ)器讀操作圖7.6 同步通信協(xié)議（讀操作） 同步總線有兩個(gè)缺點(diǎn)： 第一，在總線上的

19、每個(gè)設(shè)備必須以同樣的時(shí)鐘速率進(jìn)行工作； 這種類(lèi)型的協(xié)議能夠很容易地用一個(gè)有限狀態(tài)機(jī)實(shí)現(xiàn)，是預(yù)先確定的，只涉及到非常少的邏輯，所以這種總線非常快，并且接口邏輯很少。 處理器-主存總線一般都是同步的，因?yàn)橥ㄐ诺脑O(shè)備靠得很近，而且數(shù)量又少。 第二，由于時(shí)鐘偏移問(wèn)題，同步總線如果要快的話就不能很長(zhǎng)。2. 異步協(xié)議方式 為了協(xié)調(diào)在發(fā)送和接收者之間的數(shù)據(jù)傳送，一個(gè)異步總線必須使用一種握手協(xié)議。 考慮一個(gè)設(shè)備請(qǐng)求從存儲(chǔ)器中讀一個(gè)字。 假定存在以下三個(gè)控制線。 異步總線是非時(shí)鐘定時(shí),一個(gè)異步總線能夠連接帶寬范圍很大的各種設(shè)備。總線能夠加長(zhǎng)而不用擔(dān)心時(shí)鐘偏移或同步問(wèn)題。 握手協(xié)議由一系列步驟組成，在每一步中，只

20、有當(dāng)雙方都同意時(shí)，發(fā)送者或接收者才會(huì)進(jìn)入到下一步; 協(xié)議是通過(guò)一組附加的控制線來(lái)實(shí)現(xiàn)的。 (1) ReadReq(讀請(qǐng)求)：用于指示一個(gè)讀請(qǐng)求，假定在送出該信號(hào)時(shí),地址同時(shí)被放到地址線上； (3) Ack（回答）：用于回答另一方送過(guò)來(lái)的ReadReq或Ready信號(hào)。 在一個(gè)I/O讀事務(wù)中，該信號(hào)將由I/O設(shè)備驅(qū)動(dòng)有效，因?yàn)槭荌/O設(shè)備提供數(shù)據(jù)。 在一個(gè)存儲(chǔ)器讀事務(wù)中，該信號(hào)將由存儲(chǔ)器驅(qū)動(dòng)有效，因?yàn)槭谴鎯?chǔ)器提供數(shù)據(jù)； (2) Ready(數(shù)據(jù)就緒)：用于指示數(shù)據(jù)字已在數(shù)據(jù)線上準(zhǔn)備好。 圖7.7給出異步通信協(xié)議示意圖；主設(shè)備從存儲(chǔ)器中讀一個(gè)字。圖7.7 異步通信協(xié)議 存儲(chǔ)器接收到ReadReq信

21、號(hào)后，就從地址線上讀取地址信息，然后送出Ack信號(hào)，表示它已接受了讀請(qǐng)求和地址信息。 主設(shè)備收到Ack信號(hào)后，就釋放ReadReq信號(hào)和地址線。 存儲(chǔ)器發(fā)現(xiàn)ReadReq信號(hào)被釋放后，就跟著也降下Ack信號(hào)。一次握手過(guò)程結(jié)束 當(dāng)存儲(chǔ)器完成數(shù)據(jù)的讀出后，就將數(shù)據(jù)放到數(shù)據(jù)線上，并送出數(shù)據(jù)就緒信號(hào)Ready 。 主設(shè)備接收到存儲(chǔ)器送出的Ready信號(hào)后，就從數(shù)據(jù)線上開(kāi)始讀，并送出回答信號(hào)Ack，告訴存儲(chǔ)器數(shù)據(jù)已經(jīng)被讀。 存儲(chǔ)器接收到Ack信號(hào)后，就得知數(shù)據(jù)已被成功地讀取。此時(shí)它就降下Ready信號(hào)，并釋放數(shù)據(jù)線。 主設(shè)備發(fā)現(xiàn)Ready線降下后，也就跟著降下回答信號(hào)Ack。 又一次握手過(guò)程完成。在這個(gè)

22、過(guò)程中完成了一次數(shù)據(jù)信息的交換 根據(jù)握手信號(hào)的相互作用方式，異步通信有非互鎖、半互鎖和全互鎖三種可能的方式。（圖7.8）圖7.8 異步通信的三種互鎖方式3. 半同步協(xié)議方式 所有事件都由時(shí)鐘定時(shí)，而信息的交換由就緒和應(yīng)答等信號(hào)控制的通信方式稱(chēng)為半同步通信方式。圖7.9 半同步通信協(xié)議 半同步通信同時(shí)具有同步和異步通信的優(yōu)點(diǎn)，既保持了“所有信號(hào)都由時(shí)鐘定時(shí)”的同步總線的特點(diǎn)，又有“不同速度的設(shè)備共存”的異步總線的特點(diǎn)。 就緒和應(yīng)答等信號(hào)都在時(shí)鐘的上升沿有效，這樣信號(hào)的有效時(shí)間僅限制在時(shí)鐘到達(dá)的時(shí)刻，而不受其他時(shí)間的信號(hào)干擾。4. 分離事務(wù)協(xié)議方式 有多個(gè)總線主控設(shè)備在總線上存在時(shí)，增加有效總線帶

23、寬的另一個(gè)方法就是在總線事務(wù)執(zhí)行過(guò)程中，如果不需要使用總線時(shí)立即釋放總線，在其他設(shè)備獲得總線進(jìn)行數(shù)據(jù)傳輸?shù)耐瑫r(shí)，原來(lái)釋放總線的事務(wù)在做數(shù)據(jù)準(zhǔn)備等非總線數(shù)據(jù)傳輸?shù)牟僮鳌＿@種類(lèi)型的協(xié)議被稱(chēng)為分離事務(wù)協(xié)議（Split transaction protocol）。 基本思想是將一個(gè)傳輸操作事務(wù)過(guò)程分成兩個(gè)子過(guò)程圖7.10 分離事務(wù)通信協(xié)議 分離通信方式的優(yōu)點(diǎn)： 通過(guò)在不傳送數(shù)據(jù)期間釋放總線，使得其他申請(qǐng)者能使用總線，實(shí)現(xiàn)一個(gè)總線為多個(gè)主從設(shè)備間進(jìn)行交叉并行式的信息傳送。這樣可改進(jìn)整個(gè)系統(tǒng)的總有效帶寬。 分離通信方式的不足: 事務(wù)的分離使得完成一個(gè)事務(wù)的時(shí)間可能會(huì)增加 請(qǐng)求者的身份必須被傳送并被從設(shè)備保

24、存 從設(shè)備準(zhǔn)備數(shù)據(jù)的過(guò)程相當(dāng)復(fù)雜需要重疊多個(gè)事務(wù)時(shí)，效果更明顯。 這種方式控制相當(dāng)復(fù)雜，一般在大型計(jì)算機(jī)系統(tǒng)和高檔微機(jī)系統(tǒng)中使用，普通微機(jī)系統(tǒng)中很少使用。5. 同步和異步的性能比較 同步總線通常比異步總線要快。因?yàn)楫惒酵ㄐ判枰M(jìn)行握手，增加了開(kāi)銷(xiāo)。 舉例：比較同步和異步總線的最大帶寬。 假定同步總線的時(shí)鐘周期為50ns，每次總線傳輸花1個(gè)時(shí)鐘周期，異步總線每次握手需要40ns，兩種總線的數(shù)據(jù)都是32位寬，存儲(chǔ)器的存儲(chǔ)周期為200ns。要求求出從該存儲(chǔ)器中讀出一個(gè)字時(shí)兩種總線的帶寬。 同步總線具有50ns的總線周期，其所需的步驟和時(shí)間為： （1）發(fā)送地址和讀命令到存儲(chǔ)器：50ns （2）存儲(chǔ)器讀

25、數(shù)據(jù)：200ns （3）傳送數(shù)據(jù)到設(shè)備：50ns 總時(shí)間為300ns。最大總線帶寬為4B/300ns，即：13.3MB/s。 異步總線所需的步驟和時(shí)間為：（圖7.7） 第步為40ns； 第、步為Max(340ns，200ns)=200ns； 第、步為3 40ns=120ns。 總時(shí)間為360ns。故產(chǎn)生的最大帶寬為4B/360ns=11.1MB/s。 同步總線僅比異步快大約20%。 包括可以連到總線上的設(shè)備的個(gè)數(shù)與總線的物理距離； 異步總線能更好地適應(yīng)技術(shù)的改變，并能支持更大范圍內(nèi)的 響應(yīng)速度； 盡管異步總線增加了開(kāi)銷(xiāo)，但I(xiàn)/O總線大都采用異步通信。 盡管同步總線可能更快一點(diǎn)，但是在同步和異步

26、之間進(jìn)行選擇時(shí)，要考慮的不僅是數(shù)據(jù)帶寬，而且要考慮I/O系統(tǒng)的能力。 “分離事務(wù)”協(xié)議方式，可按如下步驟進(jìn)行：（1）總線主控設(shè)備向存儲(chǔ)器發(fā)出信號(hào)，送出地址和請(qǐng)求類(lèi)型。（2）當(dāng)存儲(chǔ)器回答完請(qǐng)求后，主控設(shè)備釋放所有控制線。（4）存儲(chǔ)器向主控設(shè)備發(fā)出信號(hào)表示數(shù)據(jù)已經(jīng)可用。（5）主控設(shè)備通過(guò)總線接收數(shù)據(jù)，并向存儲(chǔ)器指示它已獲取數(shù)據(jù)，所以存儲(chǔ)系統(tǒng)可以從總線上撤消信息。（3）存儲(chǔ)器訪問(wèn)開(kāi)始，總線被釋放為空閑以便在存儲(chǔ)器訪問(wèn)期間其他總線主控設(shè)備能使用總線。7.2.4 總線事務(wù)類(lèi)型 通常把在總線上一對(duì)設(shè)備之間的一次信息交換過(guò)程稱(chēng)為一個(gè)“總線事務(wù)”； 把發(fā)出事務(wù)請(qǐng)求部件稱(chēng)為主控設(shè)備，也稱(chēng)請(qǐng)求代理； 另一個(gè)部件稱(chēng)

27、為從設(shè)備，也稱(chēng)響應(yīng)代理。 Pentium Pro處理器總線的事務(wù)類(lèi)型有以下11種。 延遲回答：當(dāng)一個(gè)響應(yīng)代理需要花很長(zhǎng)時(shí)間才能完成某個(gè)事務(wù)時(shí)，就通過(guò)發(fā)出該“延遲回答”事務(wù)以“分離事務(wù)”方式來(lái)處理該事務(wù)。 中斷響應(yīng)：當(dāng)處理器響應(yīng)從8259中斷控制器送來(lái)的中斷請(qǐng)求而要去讀中斷向量時(shí)，處理器就發(fā)出該“中斷響應(yīng)”事務(wù)。 特殊事務(wù)：當(dāng)處理器要廣播一條與某個(gè)內(nèi)部事件（如：shutdown、halt等）有關(guān)的消息時(shí)，就產(chǎn)生該“特殊事務(wù)”。 分支跟蹤消息：在指令執(zhí)行過(guò)程中當(dāng)一個(gè)轉(zhuǎn)移目標(biāo)的條件被滿足時(shí)，處理器就生成該“分支跟蹤消息”事務(wù)。它將送出轉(zhuǎn)移指令的地址和轉(zhuǎn)移到的目標(biāo)指令的地址。 存儲(chǔ)器讀并無(wú)效：處理器產(chǎn)

28、生該“存儲(chǔ)器讀并無(wú)效”事務(wù)，主要是為了對(duì)一個(gè)Cache行進(jìn)行獨(dú)占訪問(wèn)。 存儲(chǔ)器代碼讀：當(dāng)處理器要從存儲(chǔ)器中取指令時(shí)產(chǎn)生該“存儲(chǔ)器代碼讀”事務(wù)。 存儲(chǔ)器數(shù)據(jù)讀：當(dāng)執(zhí)行到某指令要從存儲(chǔ)器中取數(shù)據(jù)時(shí)，產(chǎn)生該“存儲(chǔ)器數(shù)據(jù)讀”事務(wù)。 I/O讀：當(dāng)處理器執(zhí)行IN或INS指令，要從某個(gè)I/O設(shè)備讀取數(shù)據(jù)或狀態(tài)時(shí)，處理器就發(fā)出該“I/O讀”事務(wù)。 I/O寫(xiě)：當(dāng)處理器執(zhí)行OUT或OUTS指令，要將數(shù)據(jù)或命令寫(xiě)到某個(gè)I/O設(shè)備上時(shí)，處理器就發(fā)出該“I/O寫(xiě)”事務(wù)。 存儲(chǔ)器寫(xiě)（不可重試）：當(dāng)處理器要寫(xiě)回一個(gè)更新的Cache行到存儲(chǔ)器（淘汰）以便為一個(gè)新行騰出空間時(shí)，由處理器發(fā)出該事務(wù)。 存儲(chǔ)器寫(xiě)（可重試）：當(dāng)處理器

29、執(zhí)行到某指令需寫(xiě)數(shù)據(jù)到存儲(chǔ)器中去時(shí)，由處理器發(fā)出該事務(wù)。 Pentium Pro處理器每個(gè)總線事務(wù)包含五個(gè)操作階段 1）請(qǐng)求階段（地址階段） 2）檢錯(cuò)階段 3）偵聽(tīng)階段 4）響應(yīng)階段 5）數(shù)據(jù)階段 數(shù)據(jù)階段：送數(shù)據(jù)到數(shù)據(jù)總線上，或從數(shù)據(jù)總線上取數(shù)據(jù)。 請(qǐng)求階段：送出地址信息和事務(wù)類(lèi)型信息、以及有關(guān)事務(wù)的其他信息。 檢錯(cuò)階段：對(duì)請(qǐng)求階段送出的地址和請(qǐng)求信息所對(duì)應(yīng)的奇偶校驗(yàn)信號(hào)進(jìn)行檢測(cè)。 偵聽(tīng)階段：對(duì)請(qǐng)求階段送出地址中所對(duì)應(yīng)的數(shù)據(jù)檢查其在各個(gè)Cache中的命中狀態(tài)，確定以后階段如何處理該事務(wù)。 響應(yīng)階段：根據(jù)請(qǐng)求的事務(wù)類(lèi)型、檢錯(cuò)和偵聽(tīng)結(jié)果，確定如何響應(yīng)當(dāng)前事務(wù)。返回的響應(yīng)結(jié)果可以是重試事務(wù)、延遲事

30、務(wù)、硬件錯(cuò)、無(wú)數(shù)據(jù)傳送事務(wù)、回寫(xiě)（Writeback）事務(wù)或正常數(shù)據(jù)傳送事務(wù)等。對(duì)于前四種情況，事務(wù)在響應(yīng)階段就可結(jié)束。7.2.5 總線帶寬 影響總線帶寬的其他幾個(gè)因素有： (1) 數(shù)據(jù)總線寬度 增加數(shù)據(jù)總線的寬度可使總線一次傳輸更多數(shù)據(jù)位。 一個(gè)總線的帶寬主要由總線定時(shí)方式所用的協(xié)議決定的。 (2) 信號(hào)線是專(zhuān)用還是分時(shí)復(fù)用 將地址線和數(shù)據(jù)線單獨(dú)設(shè)置可使寫(xiě)操作的性能更高，因?yàn)榈刂泛蛿?shù)據(jù)可在同一個(gè)總線周期內(nèi)傳送出去。 (3) 是否允許大數(shù)據(jù)塊傳送 允許總線以背靠背總線周期連續(xù)傳送多個(gè)字而不發(fā)送地址信息或釋放總線，可以減少傳送一個(gè)大數(shù)據(jù)塊所需的時(shí)間，提高總線帶寬。這就是前面講的串并結(jié)合的方式，也

31、稱(chēng)突發(fā)數(shù)據(jù)傳送方式。 提高上述三個(gè)方面總線性能需要 更多的總線條數(shù)、增加復(fù)雜性或當(dāng)一個(gè)長(zhǎng)數(shù)據(jù)塊傳送發(fā)生時(shí)會(huì)因?yàn)榈却黾禹憫?yīng)時(shí)間。 快速總線訪問(wèn)和高帶寬是相互矛盾的兩種設(shè)計(jì)要求 為了得到總線操作快速響應(yīng)時(shí)間，必須通過(guò)簡(jiǎn)化通信路徑來(lái)使一次總線訪問(wèn)的時(shí)間降到最小； 為了獲得較高的數(shù)據(jù)速率，又必須使總線帶寬最大化，總線帶寬可以通過(guò)使用更多的緩沖和通過(guò)傳送較大的數(shù)據(jù)塊兩種方式來(lái)提高，它們都會(huì)增加完成總線操作的時(shí)延。 要求支持大范圍內(nèi)具有不同等待時(shí)間和數(shù)據(jù)傳輸率的設(shè)備的需求也使總線設(shè)計(jì)面臨挑戰(zhàn)。73 總線接口單元 總線上的信號(hào)必須與連到總線上的各部件所產(chǎn)生的信號(hào)相協(xié)調(diào)，起協(xié)調(diào)作用的控制邏輯就是總線接口，

32、 CPU、存儲(chǔ)器、I/O模塊中都有與系統(tǒng)總線或其他I/O總線的接口。 它是掛接在總線上的部件與總線之間的連接界面； 總線接口單元的基本功能是： (1) 定時(shí)和通信：在同步通信方式下，提供或接收時(shí)鐘信號(hào)，在時(shí)鐘信號(hào)的控制下驅(qū)動(dòng)或采樣相應(yīng)的信號(hào)線。在異步方式下，按照握手協(xié)議對(duì)相應(yīng)的信號(hào)線進(jìn)行驅(qū)動(dòng)、復(fù)位或采樣。 (2) 總線請(qǐng)求和仲裁：根據(jù)需要發(fā)出總線請(qǐng)求信號(hào)。有些部件的總線接口具有集中方式下的總線控制器，此時(shí)還要進(jìn)行總線裁決。對(duì)于分布式裁決，每個(gè)總線接口都要參與裁決過(guò)程。 (3) 控制操作：提供命令譯碼等控制邏輯，以根據(jù)總線傳送過(guò)來(lái)的命令啟動(dòng)總線部件進(jìn)行相應(yīng)的操作。 (4) 提供數(shù)據(jù)緩沖：當(dāng)總線連

33、接的部件之間有速度差異時(shí)，可以在接口中設(shè)置一些數(shù)據(jù)緩沖寄存器，利用這些寄存器使不同速度的部件得到匹配。 (5) 數(shù)據(jù)格式轉(zhuǎn)換：當(dāng)總線連接的部件之間數(shù)據(jù)格式不同時(shí)，可以通過(guò)接口進(jìn)行數(shù)據(jù)格式轉(zhuǎn)換。例如，串 并轉(zhuǎn)換、8位 32位轉(zhuǎn)換等。 (6) 記錄狀態(tài)信息：有些接口還必須能夠記錄接口本身以及它所掛接的設(shè)備的狀態(tài)。例如接口中數(shù)據(jù)緩沖的使用情況等。 (7) 數(shù)據(jù)傳送控制：有些接口還要對(duì)數(shù)據(jù)傳送過(guò)程進(jìn)行控制，例如，對(duì)傳輸過(guò)程中的字計(jì)數(shù)器進(jìn)行更新。 (8) 中斷請(qǐng)求和響應(yīng)：根據(jù)需要發(fā)出中斷請(qǐng)求信號(hào)或接收中斷請(qǐng)求并給出響應(yīng)信號(hào)。例如，在外設(shè)的總線接口中，當(dāng)外設(shè)需要向處理器請(qǐng)求某種服務(wù)時(shí)，它通過(guò)總線接口向CP

34、U發(fā)中斷請(qǐng)求信號(hào)。而處理器的總線接口則接收中斷請(qǐng)求信號(hào)，并給出中斷回答信號(hào)。 根據(jù)總線的數(shù)據(jù)傳輸方式，總線接口單元分為串行總線接口和并行總線接口兩類(lèi)。74 總線標(biāo)準(zhǔn) 主板上的“處理器-主存”總線經(jīng)常是特定的專(zhuān)用總線，而用于連接各種I/O模塊的I/O總線和底板式總線（通常是標(biāo)準(zhǔn)總線）可在不同的計(jì)算機(jī)中互用。 計(jì)算機(jī)工業(yè)界已經(jīng)開(kāi)發(fā)出了各種總線標(biāo)準(zhǔn) 使機(jī)器的擴(kuò)充和新設(shè)備的連接更加方便 為計(jì)算機(jī)制造商和外圍設(shè)備制造商提供了一種規(guī)范 按照同樣的標(biāo)準(zhǔn)和規(guī)范生產(chǎn)各種不同功能的芯片、模塊和整機(jī) 這樣可使芯片級(jí)、模塊級(jí)、設(shè)備級(jí)等各級(jí)別的產(chǎn)品都具有兼容性和互換性 使整個(gè)計(jì)算機(jī)系統(tǒng)的可維護(hù)性和可擴(kuò)充性得到充分保證

35、總線標(biāo)準(zhǔn)的形成有多種途徑 第一種途徑是由流行而自然形成的標(biāo)準(zhǔn)。有些機(jī)器如此流行以致于它們的I/O總線最終變成了事實(shí)上的標(biāo)準(zhǔn)。例如：IBMPC-AT總線。 第二個(gè)途徑是為了解決共性問(wèn)題而提出一種標(biāo)準(zhǔn)，這種情況下，標(biāo)準(zhǔn)往往會(huì)由一個(gè)小組來(lái)制定。SCSI總線和Ethernet就是由多個(gè)制造商合作提出的標(biāo)準(zhǔn)總線的例子。 第三種途徑是通過(guò)標(biāo)準(zhǔn)化組織制定的。象ANSI或IEEE等組織會(huì)提出一些總線標(biāo)準(zhǔn)。PCI總線標(biāo)準(zhǔn)就是由Intel發(fā)起、后來(lái)由一個(gè)工業(yè)委員會(huì)發(fā)展起來(lái)的。 現(xiàn)在的標(biāo)準(zhǔn)總線規(guī)范越來(lái)越復(fù)雜 通常包含信號(hào)分類(lèi)、數(shù)據(jù)寬度、地址空間、傳輸速率、總線仲裁、握手協(xié)議、總線定時(shí)、事務(wù)類(lèi)型等內(nèi)容。7.4.1 I

36、SA總線 ISA（Industrial Standard Architecture）總線是IBM公司1984年為推出PC/AT機(jī)而建立的系統(tǒng)總線標(biāo)準(zhǔn)。所以也叫AT總線。 ISA總線的主要特點(diǎn)：（1）能支持64K I/O地址空間、16M主存地址空間的尋址，可進(jìn)行位或16位數(shù)據(jù)訪問(wèn)，支持15級(jí)硬中斷、級(jí)DMA通道。（3）支持種總線事務(wù)類(lèi)型：存儲(chǔ)器讀、存儲(chǔ)器寫(xiě)、I/O讀、I/O寫(xiě)、中斷響應(yīng)、DMA響應(yīng)、存儲(chǔ)器刷新、總線仲裁。（2）是一種簡(jiǎn)單的多主控總線。除了CPU外，DMA控制器、DRAM刷新控制器和帶處理器的智能接口控制卡都可成為總線主控設(shè)備。7.4.2 EISA總線（5）使用獨(dú)立于CPU的總線時(shí)

37、鐘，因此CPU可以采用比總線頻率更高的時(shí)鐘。它的時(shí)鐘頻率為MHz；最大數(shù)據(jù)傳輸率為16MB/s。（4）具有分立的數(shù)據(jù)線和地址線。（6）ISA總線共有98根信號(hào)線，在原PC/XT總線的62根線的基礎(chǔ)上擴(kuò)充了36根線，與原PC/XT總線完全兼容。 它從CPU中分離出了總線控制權(quán)，是一種具有智能化的總線，支持多總線主控和突發(fā)傳輸方式。 EISA(Extended Industrial Standerd Architecture)總線是一種在ISA總線基礎(chǔ)上擴(kuò)充的開(kāi)放總線標(biāo)準(zhǔn)。（1）EISA總線的時(shí)鐘頻率為8.33MHz。 EISA總線的主要特點(diǎn)：（6）CPU或DMA控制器等這些主控設(shè)備能夠?qū)?G范圍

38、的主存地址空間進(jìn)行訪問(wèn)。（5）地址線的寬度為32位，所以尋址能力達(dá)232。（4）數(shù)據(jù)線寬度為32位，具有8位、16位、32位數(shù)據(jù)傳輸能力，所以最大數(shù)據(jù)傳輸率為33MB/s。（3）具有分立的數(shù)據(jù)線和地址線。（2）EISA總線共有198根信號(hào)線，在原ISA總線的98根線的基礎(chǔ)上擴(kuò)充了100根線，與原ISA總線完全兼容。7.4.3 VL總線（VESA總線） VL（VESA Local Bus）總線是VESA（Video Electronic Standard Association視頻電子標(biāo)準(zhǔn)協(xié)會(huì)）與60余家公司聯(lián)合推出的一種通用的全開(kāi)放局部總線標(biāo)準(zhǔn)，也叫VESA總線。 它的推出為微機(jī)系統(tǒng)總線結(jié)構(gòu)的

39、革新奠定了基礎(chǔ)；有效解決總線傳輸速率這一瓶頸問(wèn)題。在此之前，PC系列機(jī)一直采用單一慢速的系統(tǒng)總線體系結(jié)構(gòu)。 VL總線作為一種局部總線，它不是一個(gè)單獨(dú)使用的總線體系結(jié)構(gòu)，而是對(duì)ISA、EISA等系統(tǒng)I/O總線的補(bǔ)充，它需要和其他總線共存于一個(gè)系統(tǒng)中，形成ISA/VL或EISA/VL等總線體系結(jié)構(gòu)。 VESA總線的主要特點(diǎn)：（1）VL總線的主要設(shè)計(jì)目標(biāo)是支持CPU直接與高速視頻控制器掛接；（2）其他外設(shè)如硬盤(pán)控制器、LAN控制卡以及其他高速接口所連的外設(shè)，也可使用VL總線；（3）它直接采用CPU的時(shí)鐘，最高主頻可達(dá)66MHz（實(shí)際上受制于VL總線擴(kuò)充槽的性能，不能超過(guò)40MHz），一般為33MHz

40、；（4）數(shù)據(jù)總線的寬度為32位，可擴(kuò)展到64位；（5）當(dāng)使用雙倍時(shí)鐘的CPU（如386類(lèi)CPU）時(shí)，必須將CPU時(shí)鐘分頻才能驅(qū)動(dòng)VL總線時(shí)鐘。因此最大數(shù)據(jù)傳輸率為132MB/s；（6）VL總線擴(kuò)充槽是一種標(biāo)準(zhǔn)的16位微通道型擴(kuò)充槽。圖7.11 VL總線物理布局7.4.4 PCI總線 PCI（Peripheral Component Interconnect）總線是繼VL總線之后推出的又一種高性能的32位局部總線。 PCI規(guī)范是公開(kāi)的，它受到許多微處理器和外圍設(shè)備生產(chǎn)商的支持，因此不同廠家生產(chǎn)的PCI產(chǎn)品是相互兼容的。 PCI是一種高帶寬、獨(dú)立于處理器的總線。主要用于高速外設(shè)的I/O接口和主機(jī)相

41、連；如：圖形顯示適配器、網(wǎng)絡(luò)接口控制卡、磁盤(pán)控制器等。 PCI總線的主要特點(diǎn)：（3）它比VL總線的速度更快。 第一，它支持無(wú)限突發(fā)傳輸方式；而VL 僅支持有限的突發(fā)數(shù)據(jù)傳送，所以VL總線速度不如PCI總線。 第二，PCI總線支持并發(fā)工作，即掛接在PCI總線上的外設(shè)能與CPU并發(fā)工作。（1）它與CPU的時(shí)鐘頻率無(wú)關(guān)，采用自身33MHz的總線頻率，（2）數(shù)據(jù)線寬度為32位，可擴(kuò)充到64位；所以數(shù)據(jù)傳輸率可達(dá)132MB/s264 MB/s。（4）一個(gè)或多個(gè)PCI總線通過(guò)PCI橋（PCI控制器）和處理器總線相連；而處理器總線只連接處理器/Cache、主存儲(chǔ)器和PCI橋。（5） PCI橋的使用使PCI總

42、線獨(dú)立于處理器，并且PCI橋提供了數(shù)據(jù)緩沖功能。（6）高速的PCI總線和低速的E(ISA)總線之間通過(guò)PCI橋相連接，使得系統(tǒng)中的高速設(shè)備掛接在PCI總線上，而低速設(shè)備仍然通過(guò)ISA、EISA等這些低速I(mǎi)/O總線支持。（7）可以有多個(gè)PCI總線，PCI總線之間也是用相應(yīng)的PCI橋連接。 PCI總線支持廣泛的基于微處理器的配置 PCI總線可以用在單處理器系統(tǒng)中，也可用于多處理器系統(tǒng)中。 圖7.12(a)和7.12(b)分別給出了在一個(gè)單處理器系統(tǒng)和多處理器系統(tǒng)中使用PCI總線的典型例子。圖7.12 (a) 型典的單處理器系統(tǒng)圖7.12 (b) 典型的多處理器系統(tǒng) PCI總線的信號(hào)線系統(tǒng)信號(hào)CLK

43、 in (1) 定時(shí)用的時(shí)鐘信號(hào)，在時(shí)鐘信號(hào)的上升沿每個(gè)設(shè)備對(duì)相應(yīng)的輸入信號(hào)進(jìn)行采樣。其最大時(shí)鐘頻率為33MHz。RST# in (1) 復(fù)位信號(hào)。使總線上的所有PCI專(zhuān)用的寄存器、定序器和信號(hào)轉(zhuǎn)為初始化狀態(tài)。地址和數(shù)據(jù)信號(hào)A/D310 t/s (32) 復(fù)用的地址和數(shù)據(jù)線。C/BE30# t/s (4) 復(fù)用的總線命令線和字節(jié)允許線。地址階段表示總線命令；數(shù)據(jù)階段表示數(shù)據(jù)線上4個(gè)字節(jié)中對(duì)應(yīng)的那個(gè)字節(jié)是否有效。PAR t/s (1) 32根A/D線和4根C/BE線的偶校驗(yàn)信號(hào)線。地址階段和寫(xiě)數(shù)據(jù)階段由主設(shè)備驅(qū)動(dòng)PAR信號(hào)線；在讀數(shù)據(jù)階段則由目標(biāo)設(shè)備驅(qū)動(dòng)PAR信號(hào)線。接口控制信號(hào)FRAME# s

44、/t/s (1) 由主設(shè)備驅(qū)動(dòng)，表示一次總線傳輸已開(kāi)始并在持續(xù)進(jìn)行中。在總線傳輸?shù)拈_(kāi)始（即：地址階段之初）使該信號(hào)有效，而在進(jìn)行總線傳輸?shù)淖詈笠粋€(gè)數(shù)據(jù)交換之前撤消該信號(hào)。IRDY# s/t/s (1)發(fā)送端就緒信號(hào)，由主設(shè)備驅(qū)動(dòng)。讀操作中表示主設(shè)備準(zhǔn)備好接受數(shù)據(jù)；寫(xiě)操作中表示主設(shè)備已把有效數(shù)據(jù)放到A/D線上。TRDY# s/t/s (1)接受端就緒信號(hào)，由從設(shè)備驅(qū)動(dòng)。寫(xiě)操作中表示從設(shè)備準(zhǔn)備好接受數(shù)據(jù)；讀操作中表示從設(shè)備已把有效數(shù)據(jù)放到A/D線上。STOP# s/t/s (1)由從設(shè)備驅(qū)動(dòng)。表示希望主設(shè)備停止當(dāng)前的總線傳輸操作。LOCK# s/t/s(1) 表示正在進(jìn)行的總線操作不可被打斷。即鎖

45、定總線。IDSEL in(1) 設(shè)備選擇初始化信號(hào)。在配置讀和配置寫(xiě)事務(wù)中用作片選信號(hào)。DELSEL# in(1) 設(shè)備選擇信號(hào)。如果某個(gè)目標(biāo)識(shí)別出地址線上給定的是自己的地址的話，那么該設(shè)備就使這根線有效。主控設(shè)備接受到該信號(hào)后就知道已由設(shè)備被選中。仲裁線REQ# t/s (1) 總線請(qǐng)求線。由需要申請(qǐng)總線使用權(quán)的主控設(shè)備發(fā)出。這是一根與設(shè)備有關(guān)的點(diǎn)對(duì)點(diǎn)信號(hào)線。GNT# t/s (1) 總線允許線。接受到該信號(hào)的設(shè)備將獲得總線使用權(quán)。這也是一根與設(shè)備有關(guān)的點(diǎn)對(duì)點(diǎn)信號(hào)線。錯(cuò)誤報(bào)告信號(hào)PERR# s/t/s (1)奇偶校驗(yàn)錯(cuò)。表示一個(gè)目標(biāo)在寫(xiě)數(shù)據(jù)階段或一個(gè)主控設(shè)備在讀數(shù)據(jù)階段檢測(cè)到一個(gè)奇偶校驗(yàn)錯(cuò)。

46、SERR# 0/d (1)系統(tǒng)錯(cuò)誤。可由任何一個(gè)設(shè)備發(fā)出。用以報(bào)告地址校驗(yàn)錯(cuò)或除校驗(yàn)錯(cuò)以外的其他嚴(yán)重錯(cuò)誤。 PCI命令；通過(guò)分時(shí)復(fù)用的總線命令/字節(jié)允許信號(hào)線C/BE發(fā)出總線命令； 中斷響應(yīng)：它是一條讀取中斷向量的命令。用于對(duì)PCI總線上的中斷控制器提出的中斷請(qǐng)求進(jìn)行響應(yīng)。在該事務(wù)的地址周期地址線不起作用。而在數(shù)據(jù)周期，則從中斷控制器讀取一個(gè)中斷向量，此時(shí)C/BE信號(hào)線用于表示讀取的中斷向量的長(zhǎng)度。 特殊周期：用于一個(gè)總線主控設(shè)備向一個(gè)或多個(gè)目標(biāo)廣播一條消息。 I/O讀和I/O寫(xiě)：I/O讀寫(xiě)命令，用于在事務(wù)發(fā)起者和一個(gè)I/O控制器之間進(jìn)行數(shù)據(jù)傳送。 雙地址周期：由一個(gè)事務(wù)發(fā)起者用來(lái)表明它將使用

47、64位地址來(lái)尋址。 存儲(chǔ)器讀：突發(fā)傳送半個(gè)或不到一個(gè)Cache行（支持Cache的內(nèi)存）突發(fā)傳送兩個(gè)數(shù)據(jù)周期或更少（不支持Cache的內(nèi)存） 存儲(chǔ)器寫(xiě)、存儲(chǔ)器寫(xiě)并無(wú)效：用于總線主控設(shè)備向存儲(chǔ)器寫(xiě)數(shù)據(jù)，它們將占用一個(gè)或多個(gè)數(shù)據(jù)周期。其中存儲(chǔ)器寫(xiě)并無(wú)效命令用于回寫(xiě)一個(gè)Cache行到存儲(chǔ)器，所以它必須保證至少有一個(gè)Cache行被寫(xiě)回。 配置讀、配置寫(xiě)：用于一個(gè)總線主控設(shè)備對(duì)連接到PCI總線上的設(shè)備中的配置參數(shù)進(jìn)行讀或更新。每個(gè)PCI設(shè)備都有一個(gè)寄存器組（最多可有256個(gè)寄存器），這個(gè)寄存器用于系統(tǒng)初始化時(shí)對(duì)本設(shè)備進(jìn)行配置。 存儲(chǔ)器行讀：突發(fā)傳送半個(gè)以上到3個(gè)Cache行（支持Cache的內(nèi)存）突發(fā)傳

48、送3個(gè)到12個(gè)數(shù)據(jù)周期（不支持Cache的內(nèi)存） 存儲(chǔ)器多行讀：突發(fā)傳送3個(gè)以上Cache行（支持Cache的內(nèi)存）突發(fā)傳送12個(gè)以上數(shù)據(jù)周期（不支持Cache的內(nèi)存） 數(shù)據(jù)傳送過(guò)程 PCI總線上的數(shù)據(jù)傳送由一個(gè)地址周期和一個(gè)或多個(gè)數(shù)據(jù)周期組成。 圖7.13顯示了一個(gè)讀操作的時(shí)序。寫(xiě)操作的過(guò)程與讀操作類(lèi)似。 所有事件在時(shí)鐘下降沿同步，即在時(shí)鐘周期的中間；總線設(shè)備在一個(gè)時(shí)鐘周期開(kāi)始的上升沿采樣總線信號(hào)。圖7.13 PCI讀操作過(guò)程 總線裁決 PCI采用獨(dú)立請(qǐng)求式的集中總線裁決方式。每個(gè)總線主設(shè)備都有兩個(gè)獨(dú)立的請(qǐng)求線REQ和允許線GNT。 PCI總線規(guī)范沒(méi)有規(guī)定具體的仲裁算法。總線仲裁器可以使用靜

49、態(tài)的固定優(yōu)先級(jí)法、循環(huán)優(yōu)先級(jí)法或先來(lái)先服務(wù)法等仲裁算法。 PCI必須為它的每個(gè)總線事務(wù)進(jìn)行仲裁。 PCI可以在總線進(jìn)行數(shù)據(jù)傳送的時(shí)候進(jìn)行總線仲裁，所以仲裁不會(huì)浪費(fèi)總線周期。這種方式稱(chēng)為隱式仲裁。 圖7.14給出兩個(gè)設(shè)備A和B在PCI上進(jìn)行總線仲裁時(shí)序圖7.14 PCI總線裁決作過(guò)程7.4.5 SCSI總線 SCSI（Small Computer System Interface小型計(jì)算機(jī)系統(tǒng)接口）總線從1984年開(kāi)始廣泛用在Macintosh機(jī)上，目前已非常普遍地用在了IBM PC兼容系統(tǒng)和許多工作站上。 SCSI總線主要用于光驅(qū)、音頻設(shè)備、掃描儀、打印機(jī)、以及象硬盤(pán)驅(qū)動(dòng)器這樣的大容量存儲(chǔ)設(shè)備

50、等的連接。 是一種直接連接外設(shè)的并行I/O總線，掛接在SCSI總線上的設(shè)備以菊花鏈的方式相連。每個(gè)SCSI設(shè)備有兩個(gè)連接器，一個(gè)用于輸入，一個(gè)用于輸出。 若干設(shè)備連接在一起，一端用一個(gè)終結(jié)器連接，另一端通過(guò)一塊SCSI卡連到主機(jī)上。圖7.15 SCSI設(shè)備的配置 SCSI設(shè)備的配置（圖7.15） SCSI總線事務(wù)中經(jīng)歷的階段有： 總線空閑階段：表示沒(méi)有設(shè)備使用總線，總線可用。 仲裁階段：用來(lái)使一個(gè)設(shè)備獲得總線使用權(quán)。 命令階段：傳送命令信息。使目標(biāo)設(shè)備從請(qǐng)求方得到命令。 數(shù)據(jù)階段：目標(biāo)設(shè)備請(qǐng)求數(shù)據(jù)傳送。在該階段可以進(jìn)行數(shù)據(jù)輸入（目標(biāo)方到請(qǐng)求方）或數(shù)據(jù)輸出(請(qǐng)求方到目標(biāo)方)操作。 狀態(tài)階段：目標(biāo)

51、設(shè)備向請(qǐng)求方發(fā)送狀態(tài)信息。 選擇階段：用來(lái)讓一個(gè)請(qǐng)求方選擇一個(gè)目標(biāo)設(shè)備來(lái)執(zhí)行某個(gè)功能。 重新選擇階段：允許目標(biāo)設(shè)備重新連接請(qǐng)求方，以恢復(fù)原先由請(qǐng)求方啟動(dòng)而被目標(biāo)掛起的操作。 消息階段：目標(biāo)設(shè)備請(qǐng)求傳送一個(gè)或多個(gè)消息。在該階段可以進(jìn)行消息輸入（目標(biāo)方到請(qǐng)求方）或消息輸出(請(qǐng)求方到目標(biāo)方)。 SCSI總線階段狀態(tài)轉(zhuǎn)換（圖7.16）圖7.16 SCSI總線階段狀態(tài)轉(zhuǎn)換圖 最早的SCSI規(guī)范SCSI-1只提供位數(shù)據(jù)線，采用異步通信或MHz的同步通信，最多允許個(gè)設(shè)備以菊花鏈方式連接到主機(jī)上。 SCSI規(guī)范及發(fā)展 1991年出版了修改后的規(guī)范SCSI-2，數(shù)據(jù)線可選擇擴(kuò)展到16位或32位，采用同步通信，時(shí)

52、鐘速度增加到10MHz，所以最大數(shù)據(jù)傳輸率為20MB/s或40MB/s。 正在開(kāi)發(fā)中的SCSI-3將支持更高的速度。 SCSI-1規(guī)范規(guī)定了總線的信號(hào)系統(tǒng)共有50條信號(hào)線，采用50針扁平電纜或雙絞線，稱(chēng)為SCSI A電纜。 其中有條數(shù)據(jù)線（8條數(shù)據(jù)和一條奇偶校驗(yàn)）和條控制線，其余為地線或電源線。 SCSI-1規(guī)范的9根控制信號(hào)線及含義BSY：由使用總線的設(shè)備來(lái)設(shè)置，表示自己使總線處于忙狀態(tài)。SEL：發(fā)起者選擇目標(biāo)時(shí)設(shè)置，或目標(biāo)重新選擇發(fā)起者時(shí)設(shè)置。C/D：目標(biāo)用來(lái)標(biāo)識(shí)數(shù)據(jù)線上是控制信息(命令、狀態(tài)或消息)還是數(shù)據(jù)信息。I/O：目標(biāo)用來(lái)標(biāo)識(shí)數(shù)據(jù)傳送的方向。MSG：目標(biāo)用來(lái)標(biāo)識(shí)正在向發(fā)起者傳送的是

53、消息。REQ：目標(biāo)用來(lái)請(qǐng)求數(shù)據(jù)傳送。此時(shí)，發(fā)起者將接受來(lái)自總線的數(shù)據(jù)（數(shù)據(jù)輸入階段），或把數(shù)據(jù)傳送到總線（數(shù)據(jù)輸出階段）。ACK：發(fā)起者用來(lái)應(yīng)答目標(biāo)的REQ請(qǐng)求。表示正在進(jìn)行相應(yīng)的數(shù)據(jù)傳送操作。ATN：發(fā)起者用來(lái)通知目標(biāo)，它將有消息可傳送。RST：使總線復(fù)位。 SCSI-2增加了24位數(shù)據(jù)線和相應(yīng)的3個(gè)奇偶校驗(yàn)信號(hào)線，以及其他控制線和地線及電源線，因而SCSI-2在SCSI A電纜的基礎(chǔ)上增加了68針B電纜。 總線通過(guò)相應(yīng)的控制線來(lái)區(qū)別數(shù)據(jù)線上傳輸?shù)男畔㈩?lèi)型。其定義如下：階段 C/DI/O MSG DB7-0,P 傳送方向數(shù)據(jù)輸出000 數(shù)據(jù) 發(fā)起者=目標(biāo)數(shù)據(jù)輸入010 數(shù)據(jù) 發(fā)起者目標(biāo)狀態(tài)

54、110 狀態(tài) 發(fā)起者目標(biāo)消息輸入111 消息 發(fā)起者=目標(biāo) SCSI總線的裁決采用自舉分布式方案 需要使用總線的設(shè)備在仲裁階段啟動(dòng)一根與該設(shè)備的ID對(duì)應(yīng)的數(shù)據(jù)線，每個(gè)設(shè)備通過(guò)查看相關(guān)的數(shù)據(jù)線來(lái)確定是否將獲得總線的使用權(quán)；標(biāo)識(shí)號(hào)ID就是設(shè)備對(duì)應(yīng)的優(yōu)先級(jí)。 圖7.17給出了一個(gè)常用的SCSI總線時(shí)序。它描述了從目標(biāo)設(shè)備讀取數(shù)據(jù)到發(fā)起設(shè)備的總線事務(wù)過(guò)程。圖7.17 SCSI時(shí)序舉例 開(kāi)始時(shí)，總線處于空閑狀態(tài)； 仲裁階段：要求使用總線的設(shè)備在相應(yīng)的數(shù)據(jù)線上置請(qǐng)求信號(hào)。各設(shè)備通過(guò)查看有無(wú)優(yōu)先級(jí)比自己高的設(shè)備的請(qǐng)求，確定自己是否能占用總線。 選擇階段：使自己和目標(biāo)對(duì)應(yīng)的數(shù)據(jù)線上ID有效，并在一定延遲后，使

55、BSY信號(hào)無(wú)效。當(dāng)目標(biāo)檢測(cè)到SEL信號(hào)有效，而B(niǎo)SY 和I/O無(wú)效，并識(shí)別ID以后，它使BSY信號(hào)有效。當(dāng)發(fā)起者檢測(cè)到BSY信號(hào)時(shí)，釋放數(shù)據(jù)線，并取消SEL信號(hào)。 命令階段：目標(biāo)通過(guò)啟動(dòng)C/D線有效，表示已進(jìn)入命令階段。命令用REQ/ACK握手信號(hào)來(lái)傳送。 數(shù)據(jù)輸入（出）階段：目標(biāo)接收和解釋命令后，取消C/D信號(hào)，使進(jìn)入數(shù)據(jù)輸入(出)階段，數(shù)據(jù)傳送的方向由信號(hào)I/O標(biāo)識(shí)。通過(guò)REQ/ACK握手信號(hào)進(jìn)行數(shù)據(jù)傳送。 狀態(tài)階段：目標(biāo)使C/D信號(hào)有效，結(jié)束數(shù)據(jù)階段而進(jìn)入狀態(tài)階段（此時(shí)，I/O信號(hào)有效）。 消息階段：目標(biāo)使MSG線有效，以進(jìn)入消息階段。 SCSI總線的通信定時(shí)方式， 缺省為異步方式，即：

56、每個(gè)字節(jié)的傳送都由REQACK 握手信號(hào)定時(shí)。 可設(shè)置為同步方式，僅用于數(shù)據(jù)輸入階段和數(shù)據(jù)輸出階段。 通過(guò)“同步數(shù)據(jù)傳送 (SDTR)”消息來(lái)設(shè)置是否采用同步方式。如表7.5：表7.5 SDTR消息的格式7.4.6 EIA-232-D總線 一個(gè)廣泛使用的串行總線標(biāo)準(zhǔn) 美國(guó)電子工業(yè)協(xié)會(huì)（EIA）1987年制定的EIA-232-D標(biāo)準(zhǔn)，它的前身是EIA在1969年制定的推薦標(biāo)準(zhǔn)RS-232-C。 EIA-232-D接口由25條信號(hào)線構(gòu)成，其中有一條數(shù)據(jù)發(fā)送線，一條數(shù)據(jù)接收線，在接口對(duì)接時(shí)，這兩條線交叉連接。 標(biāo)準(zhǔn)提供主要幾條控制線是： 定義了按位串行傳輸?shù)臄?shù)據(jù)終端設(shè)備(DTE)和數(shù)據(jù)通信設(shè)備(DC

57、E)之間的接口信息。 當(dāng)計(jì)算機(jī)和通信設(shè)備（如MODEM和數(shù)字傳真機(jī)）連接時(shí)，計(jì)算機(jī)的串行接口地位等同于數(shù)據(jù)終端設(shè)備。 (1) 請(qǐng)求發(fā)送RTS（Request To Send） 當(dāng)發(fā)送方準(zhǔn)備發(fā)送數(shù)據(jù)時(shí)，向?qū)Ψ桨l(fā)出一個(gè)RTS信號(hào)，以詢問(wèn)接收方是否準(zhǔn)備好。 (2) 允許發(fā)送CTS(Clear To Send) 當(dāng)接收方收到發(fā)送方送來(lái)的RTS信號(hào)時(shí)，如果接收方已準(zhǔn)備好接收數(shù)據(jù)，則向發(fā)送方回送一個(gè)CTS信號(hào)作為回答。 (3) 數(shù)據(jù)終端準(zhǔn)備好DTR(Data Terminal Ready) 接收方做好了接收數(shù)據(jù)的準(zhǔn)備后，就主動(dòng)向發(fā)送方發(fā)送一個(gè)DTR信號(hào)，以通知發(fā)送方進(jìn)行數(shù)據(jù)發(fā)送。 (4) 數(shù)據(jù)集就緒DSR

58、(Data Set Ready) 發(fā)送方收到接收方送來(lái)的DTR信號(hào)后，如果作好了發(fā)送準(zhǔn)備，就向接收方送出一個(gè)DSR信號(hào)作為回答。 (5) 載波檢測(cè)CD(Carry Detect) 用于檢測(cè)是否建立了連接。7.4.7 USB通用串行總線 1USB的由來(lái)通用串行總線USB（Universal Serial Bus）是由Compag，Digital，Intel，Microsoft，NEC，IBM和北方電訊等7家公司聯(lián)合推出的新一代標(biāo)準(zhǔn)接口總線。它是一種PC機(jī)外掛總線，目的是解決PC機(jī)外圍設(shè)備的擁擠和提高設(shè)備傳輸速率問(wèn)題。由于USB總線具有使用方便靈活、速率高等優(yōu)點(diǎn)，已受到用戶的廣泛歡迎。目前，它可以

59、連接多種不同速率、不同要求的外設(shè)，包括鍵盤(pán)、鼠標(biāo)、掃描儀、打印機(jī)、光驅(qū)、移動(dòng)盤(pán)、數(shù)碼相機(jī)等。 2USB總線的特點(diǎn) 連接靈活、使用方便。 速度快。 低成本電纜（和Hub）連接。 3USB總線的系統(tǒng)結(jié)構(gòu)USB系統(tǒng)中的設(shè)備與主機(jī)的連接方式采用星形結(jié)構(gòu)，其總線的拓?fù)浣Y(jié)構(gòu)如圖所示。 USB上所掛接的外設(shè)通過(guò)由主機(jī)調(diào)度的、基于令牌的協(xié)議來(lái)共享USB帶寬。主機(jī)與設(shè)備端點(diǎn)之間的USB數(shù)據(jù)傳輸模型稱(chēng)為管道。管道有兩種類(lèi)型：消息（具有USB定義的結(jié)構(gòu)）和流（沒(méi)有USB定義的結(jié)構(gòu)）。管道和數(shù)據(jù)帶寬、傳輸服務(wù)類(lèi)型（有控制傳輸、塊傳輸、中斷傳輸和等時(shí)傳輸4種類(lèi)型）、端點(diǎn)特點(diǎn)（如方向性、緩沖區(qū)大小）有關(guān)。當(dāng)USB設(shè)備配置

60、時(shí)，大多數(shù)管道已形成。一旦設(shè)備加電，總是形成一個(gè)被稱(chēng)為默認(rèn)控制管道的消息管道，以便提供對(duì)設(shè)備配置、狀態(tài)和控制信息的訪問(wèn)。4USB通信USB設(shè)備不直接消耗資源，USB設(shè)備不映射到內(nèi)存或I/O地址空間，也不使用IRQ或DMA通道。所有的事務(wù)處理都是由主機(jī)系統(tǒng)完成的，USB系統(tǒng)需要的系統(tǒng)資源僅僅是給出一定的內(nèi)存緩沖區(qū)。7.4.8 IEEE 1394總線 1IEEE 1394總線的由來(lái)IEEE 1394高性能串行總線由Apple公司于1993年首先提出，用以取代SCSI的高速串行總線“Firewire”。但是，直到1995年SONY公司推出的數(shù)碼攝像機(jī)加上了IEEE 1394接口以后，才真正引起人們的