1、1 LDO原理與頻率補償LDO線性穩(wěn)壓器的傳統(tǒng)電路結(jié)構(gòu)如圖1所示，由誤差放大器，緩沖器，調(diào)整管M0,分壓 電阻RF1，RF2，以及片外濾波電容C0和其寄生的等效串聯(lián)電阻RESR組成。片外電容C0和 RESR組成的零點用來抵消LDO中第2個極點，從而達到環(huán)路穩(wěn)定。當沒有片外電容補償時， 由于輸出負載電流變化大，LDO的輸出極點變化大，環(huán)路穩(wěn)定性設(shè)計變得困難。Leung提出 了衰減系數(shù)控制頻率補償法(Damping Factor Control Compen-sation，DFC)和引入零點補 償，在穩(wěn)定性，響應(yīng)時間方面具有較好的特性。Milliken采用在調(diào)整管的輸入端和輸出端 之間加入一個微分

2、器，將調(diào)整管輸入節(jié)點和輸出節(jié)點的2個極點分離，從而在只使用片內(nèi)電 容時依然保持穩(wěn)定。Kwok使用動態(tài)密勒電容補償技術(shù)，通過串聯(lián)一個在線性區(qū)工作的PMOS 管作為動態(tài)可調(diào)電阻，在誤差放大器的輸出端引入一個動態(tài)零點抵消LDO的輸出極點，實現(xiàn) 系統(tǒng)穩(wěn)定。本文中則采用在負載端引入零點，補償誤差放大器輸出極點的方法，避免了為補 償LDO輸出極點，而需要大電容和動態(tài)調(diào)整電阻的要求，且減小了需要的補償電容值，降低 了芯片面積。圖1真型LDO蝶桂建壓囂蜷杓樞困I el.fetfins*com 電 3 或甌宜圖2 LDO中電阻電容反饋網(wǎng)絡(luò)2電路設(shè)計圖2為所設(shè)計的LDO線性穩(wěn)壓器電路，誤差放大器為折疊式共源共柵結(jié)

3、構(gòu)，由M1M14 組成，M0為輸出調(diào)整管，反饋網(wǎng)絡(luò)由RF1, RF2和CF1組成，電容Cc為誤差放大器的補償 電容。圖2中電阻電容反饋網(wǎng)絡(luò)的傳輸函數(shù)為：_ j -Rw x r1 + jCfi 母圖膈 _、瓦車* Lyzp五京瓦萬瓦55人*弟潔扃5笙=c73sZ?l-ecom 也 8 所挽裳這種反饋網(wǎng)絡(luò)產(chǎn)生了一個零點zf和一個較高的極點pf，設(shè)置極點pf大于單位增益頻率， 即 RF2/RF11 /(CF1pf)o不施加片外電容時，LDO的傳輸函數(shù)為：-z . 1 二 _ 偵(1+3/女)l 一 I 一 HqujPi =式中：Ca，roa為分別誤差放大器輸出a端的寄生電容和輸出電阻；gp0，rp0

4、分別為調(diào) 整管M0的跨導(dǎo)和小信號輸出電阻；Aamp為誤差放大器的增益。由式(7)增益L0隨著負載電 流增大而降低，而極點P1隨負載電流增大而升高，極點p2基本保持不變，對于不施加片外 電容，其等效串聯(lián)電阻RESR所提供的零點不存在，在輸出負載電流IOUT=0時，調(diào)整管輸出 電阻rp0最大，gmp0最小，故小負載電流時，環(huán)路穩(wěn)定性變差。為滿足LDO穩(wěn)定性要求， IOUT必須有一個最小輸出電流，以保證M0的輸出極點P1不會太低。為保證極點P2和零點 zf相近而抵消，須適當減小調(diào)整管M0尺寸。在本應(yīng)用中，LDO輸入電壓為2. 5V，用于為 1. 2 V核心電路供電，調(diào)整管M0的VDS=1. 3 V，

5、所以M0可以取較小尺寸。囹3木此役仙野崩翌卻11也3成佻*本設(shè)計采用了一階溫度補償帶隙基準電壓源，圖4所示為帶隙基準電壓源的核心電路， 這里采用了典型的一階溫度補償電流模結(jié)構(gòu)。其中M1，M2和M3寬長比相同，R1=R2, A0為 誤差放大器，誤差放大器的同相端接Va端，反相端接Vb端。為了保證電路的穩(wěn)定性，必須 保證電路中由M1，Q1和R1組成的正反饋網(wǎng)絡(luò)的反饋系數(shù)小于M2, R2, Q0和R0組成的負反 饋網(wǎng)絡(luò)的反饋系數(shù)，即要求：運算放大器A0使Va，Vb兩點電壓相等，忽略電阻的溫度系數(shù)，電流I0為PTAT電流，I1 為CTAT電流。通過選擇普2喝 In N，5,可以得到到-40+85C范圍

6、內(nèi)溫度 系數(shù)小于4. 76ppm/C。孕御*2制旅好加W編Wcxn 9宇 s 09 /VL1g.；f!1_U*JLL ZrL.V聘齋林皆釁毋隼cxn s ffi礎(chǔ)/pphawj()G*bMB 成06叫如n-ofzNd樣普*野舞季幫袒害耕髀甲雷平一切田宰下宰田3仿真驗證該電路采用SMIC 0. 25p m CMOS工藝實現(xiàn)，輸入電源電壓為2. 5 V，輸出電壓為1. 2 V，作為芯片模擬部分的電源。LDO的環(huán)路穩(wěn)定性采用Spectre stb仿真，結(jié)果如圖5所示， 負載電流從1mA變化到100 mA，整個系統(tǒng)相位裕度均在40。以上，系統(tǒng)穩(wěn)定。圖6為負載 電流從1mA到100mA轉(zhuǎn)換時，輸出電壓和輸出電流瞬態(tài)響應(yīng)曲線。從圖中可以看出，瞬態(tài) 響應(yīng)過沖小于20mV，無振鈴現(xiàn)象產(chǎn)生。圖6為仿真的電源電壓抑制比(PSRR)。低頻時PSRR 好于75 dB。整個LDO包括基準電壓源共消耗靜態(tài)電流390 u A。圖7 LDO電源抑制比方真圖4結(jié)語本文設(shè)計了一種全集成型LDO線性穩(wěn)