1、 PAGE6 / NUMPAGES6嵌入式MPEG4解碼系統的設計與實現洪超 胡劍凌隨著通信和網絡技術的飛速發展，多媒體與其視頻流應用越來越廣泛，同時用戶也對視頻傳輸速率和圖像質量有更高的要求，MPEG-4標準適時地解決了多媒體壓縮存儲和傳輸的問題。但是目前多數播放器都是在PC機上運行，應用圍受到很大限制。研究和開發一種嵌入式的MPEG-4解碼系統終端具有重要的現實意義和實用價值。 MPEG -4標準是由國際運動圖像專家組于2000年10月公布的一種面向多媒體應用的視頻壓縮標準。它采用了基于對象的壓縮編碼技術，在編碼前首先對視頻序列進行分析，從原始圖像中分割出各個視頻對象，然后再分別對每個視頻

2、對象的形狀信息、運動信息、紋理信息單獨編碼，并通過比MPEG-2更優的運動預測和運動補償來去除連續幀之間的時間冗余。其核心是基于容的尺度可變性(Content-based scalability)，可以對圖像中各個對象分配優先級，對比較重要的對象用高的空間和時間分辯率表示，對不甚重要的對象(如監控系統的背景)以較低的分辯率表示，甚至不顯示。因此它具有自適應調配資源能力，可以實現高質量低速率的圖像通信和視頻傳輸。MPEG-4以其高質量、低傳輸速率等優點已經被廣泛應用到網絡多媒體、視頻會議和多媒體監控等圖像傳輸系統中。目前國外大部分成熟的MPEG-4應用均為基于PC層面的客戶端和服務器模式，應用在

3、嵌入式系統上的并不多，且多數嵌入式MPEG-4解碼系統大多使用商業的嵌入式操作系統，如Windows CE、VxWorks等，成本高、靈活性差。如以嵌入式Linux作為操作系統不僅開發方便，且可以節約成本，并可以根據實際情況進行裁減，占用資源少、靈活性強，網絡性能好，適用圍更廣。 此主題相關圖片如下：下面詳細地介紹此嵌入式MPEG-4解碼系統的設計原理、硬件和軟件組成。1 系統設計原理 系統設計包括硬件和軟件。硬件主要分控制系統、MPEG-4解碼系統、輸入數據源三部分。數據源可以是IDE接口設備(如硬盤)或網絡端口。控制系統對系統各部分進行監測和控制、完成數據流的傳輸等。如圖1所示，它主要由主

4、控芯片、Flash和SRAM組成。主控芯片通過PCI總線控制系統其他模塊，是控制系統的核心；Flash里固化嵌入式Linux操作系統，存放應用軟件和備份數據；SDRAM作為存供系統運行使用。MPEG-4硬件解碼系統采用硬解碼方式，負責將輸入的MPEG-4數據流解碼成普通的電視信號，其核心是解碼芯片。為解決數據流不穩定的問題，解碼芯片通常使用SDRAM進行數據緩沖才可以保證正常解碼過程，解碼芯片的輸出數字音頻、視頻數據還要經數模轉換器(DAC)轉換成模擬電視圖像信號和聲音信號。解碼芯片通過I2C總線發送指令配置音、視頻數模轉換器。整個系統框圖如圖1所示。 此主題相關圖片如下：軟件主要包括嵌入式L

5、inux移植、解碼驅動和應用程序編寫。嵌入式Linux移植到由主控芯片Flash控制器控制的Flash里，操作系統程序文件分成五個主要部分： bootloader、kernel、ramdisk、usr和boot_param，分別放在Flash的五個模塊中。根據不同模塊的具體功能采用不同的文件方式：bootloader、kernel、ramdisk和boot param，開發好后不需要動態改變，且容量小，使用節省空間的ROMFS只讀文件系統，usr模塊容較多并需要進行讀寫操作，要使用支持動態擦寫保存的JFFS文件系統。2 系統硬件設計 系統的硬件設計主要分三部分：數據源接口設計、控制系統設計和解

6、碼系統設計。數據流先要從數據源經數據源接口送至PCI總線，此系統數據源接口為PCI總線上的PCIIDE橋芯片和網絡控制芯片。這部分采用通用的電路，本文不做詳細介紹。21 控制系統設計 控制系統調配系統資源、控制系統各個部分以與數據流的傳輸。主控芯片采用東芝公司的TMPR4925XB-200。它是一款64位MIPS，部集成了 NAND Flash控制器(FlashC)、32位PCI總線控制器(PCIC)、4通道DMA控制器、4通道SDRAM控制器(SDRAMC)、外部總線控制器 (EBUSC)、外部總線接口(EBUSI)以與2個通用串口等，并通誆孔芟叨運欠直鸞鋅刂啤涔髦髕?00MHz，處理速度快

7、，功能強，性價比高，能很好滿足嵌入式Linux系統的需求。 此主題相關圖片如下：MIPS通過部的FlashC和 SDRAMC實現對外圍Flash和SDRAM的控制，其中SDRAM的數據地址線要與外部總線控制接口(EBUSI)連接，Flash的數據地址線連接到對應的FlashC的數據地址端口。MIPS通過PCI總線控制器(PCIC)控制其他PCI接口設備，其控制原理圖如圖2所示。22 MPEG-4解碼系統設計 解碼系統實現MPEG-4硬解碼，將PCI總線傳來的視頻碼流轉換成電視信號輸出。此部分關鍵是解碼芯片選擇與相關電路的設計。解碼芯片采用Vweb公司的 VW2010 AVS編解碼芯片，它可以實

8、現MPEG1、MPEG-2、MPEG-4和H263的視頻編解碼，可以編恒速碼流或變速碼流，碼流速率為22 5kbps15Mbps，編解碼能同時進行，可實現Codec、轉碼功能，還可以進行MP3、AAC、AC-3和G7xx等多種格式的音頻編解碼。 VW2010有PCI、GPIO、I2S和CDI等多種數據接口，解碼輸入端口有兩個：HostPCI port和CDI(CompressData Input)port CDI port還分串行和八位并行兩種輸入方式。解碼原理圖如圖3所示。 此主題相關圖片如下：MPEG -4視頻數據流送至VW2010后，由它部的PCI接口(HostPCI Interface

9、)傳送到芯片部的解復用模塊(Demux)；解復用輸出單節目視頻流再經過部解碼總線和解碼存儲接口單元(DMIU)存儲在解碼緩沖區SDRAM中(SDRAM經DMIU連接到部解碼總線上)；再由片精簡指令集計算單元(RISC)、數字信號處理器(DSP)和VLD、 IQIDCT、MCU、dCPU等專用微處理單元通過部總線解碼；解碼后視頻、音頻數據分別由視頻輸出單元(VOU)、音頻輸出單元(AOU)輸出，視頻單元輸出8位數字Y、C-R、C-B三者比為422的ITU-RBT656格式的數據。音頻輸出單元通過I2S總線輸出數字音頻信號，兩者經過各自的數模轉換器(DAC)輸出模擬的電視信號。 音頻數模轉換芯片選

10、用Philips公司的UDAl342TS音頻編解碼芯片，將I2S總線輸出的解碼后的數字音頻信號轉換成左右聲道音頻模擬信號輸出。視頻數模轉換芯片選用Philips公司的SAA7129AH數字視頻編碼器，解碼前要通過VW2010的I2C控制函數配置其寄存器。SAA7129AH 將VW2010解碼輸出單元輸出的8位數字Y、C-B、C-R視頻數據變成PAL(NTSC)制式的混合電視廣播信號(CVBS)、適用S端子的Y、C信號或者R、G.、B三原色信號輸出以適應不同場合需要。3 系統軟件設計 本系統軟件設計主要分為嵌入式Linux操作系統核移植、VW2010、PCI橋芯片與網口等系統驅動程序編寫和解碼應

11、用程序的編寫，其體系結構與與硬件的關系如圖4所示。 嵌入式Linux操作系統是用戶控制系統的硬件平臺，系統驅動程序采用模塊化形式，向上為用戶層的解碼應用程序提供API函數，向下通過系統硬件API函數控制系統硬件。VW2010驅動模塊采用實時加載方式，其他如網口、I2C和PCIIDE接口等驅動通用性強，直接編譯入核。解碼應用程序則實現系統 MPEG-4數據流的傳輸和解碼。 此主題相關圖片如下：Linux下的驅動開發技術已經發展成熟，嵌入式Linux核的定制和移植也很普遍，本文不作詳細的闡述，主要介紹解碼應用程序。 以IDE 硬盤文件解碼為例，解碼程序主要由兩部分組成：主程序和解碼線程程序。解碼線

12、程程序主要控制MPEG-4數據流的傳輸，先從數據源(IDE接口硬盤)獲取 MPEG-4數據流文件，再以塊的方式將數據傳送至W2010進行數據流的解碼，然后在檢測外部中斷信號同時不斷地把文件中的數據以塊的方式寫入 VW2010，直到文件終止或者外部信號中斷解碼過程。解碼過程相對獨立。為便于其后臺用使用線程的方式實現，線程的級別要設為最高5。主程序主要進行系統初始化工作，容包括讀取解碼參數，配置SAA7129的寄存器，啟動并檢查MIPS，開啟VW2010并加載配置文件等。 如果數據源是從以太網端口輸入，修改相應的配置選項，把對硬盤文件的操作換成對IP數據包的操作，把數據包解成MPEG-4數據流文件，再寫入VW2010。 VW2010提供了十分齊全的API函數供使用，包括I2C配置、輸入輸出控制、解復用和解碼控制等，在VW2010的驅動模塊加載后可以在C語言里直接調用，極大方便了軟件程序的編寫。主程序流程圖如圖5所示。 本文介紹了一種嵌入式MPEG-4視頻流解碼系統，該系統采用硬解碼方式實現IDE接口設備或網絡端口輸入的MPEG-4碼流(ES、PS和TS)轉換成 PALNTSC制式的電視信號輸出。系統采用64位MIPS芯片TM-PR49