1、題 目：DSP應用系統的硬件設計 學 院： 電氣工程學院 學 號： 年級專業： 11級通信工程 姓 名： 指導老師： 目 錄1、系統功能簡介22、硬件組成33、軟件組成44、信號采集與數據分析的電路設計54.1、TMS320C5409簡介55、前置放大電路的設計75.1概述75.2、MAX4094簡介76、電源電路的設計86.1、MAX68096.2、MAX603097、ADC的選用118、數據處理電路的設計128.1、概述128.2、FLASH和電源芯片的選取138.2.1、TPS767D318138.2.2、SST39VF400A149、基于DSP的數據處理電路設計149.1、時鐘電路和復

2、位電路149. 2、電源控制電路1610、C5409與AD芯片數據通訊的電路設計1711、DSP定點運算的基本原理和FLASH程序的燒寫20總 結211、 系統功能簡介課題的研究對象為地面車輛的地震動信號，由前面介紹的三軸地震動檢波器進行采集。采集到的目標信號很微弱，通常只有幾個至幾十個微伏。如此小的信號必須先經過前置放大和預處理后才能進行后續處理。另外由于原始信號的這種微弱性，很容易被噪聲淹沒，所以一種低噪聲、高增益放大電路也是本系統的重要組成部分之一。為了能有效抑制干擾，對此測量電路應滿足以下基本要求：（1）高輸入阻抗，以減輕信號源的負載效應和抑制傳輸網絡電阻不對稱引入的誤差；（2）高共模

3、抑制比，以抑制各種共模干擾引入的誤差；（3）零點的時間穩定性和溫度穩定性要高，零位可調，或者能自動較零；（4）具有優良的動態特性。基于以上要求，并滿足三路信號的同時采集，本系統中采用的電路為三個單片的MAX4094組成多運放儀用放大電路，增益約為104，可單電源+2.7V+6.0V工作，功能可靠，性能穩定，達到了系統期望的要求。在信號經過前置放大和預處理以后，就可以進行分析處理了。本系統中采用DSP進行信號的分析與識別，由于DSP所能處理的信號為數字信號，所以在分析處理之前，必須將模擬信號轉化成數字信號，也就是A/D轉換。針對于DSP芯片的數據接收特點，采用串行SPI方式進行數據接收，并要求三

4、通道同時采集。本系統采用MAX1246，該芯片為四通道串行數據傳輸、12位精度、低功耗ADC。采用尾對尾連接方式，完全能夠和DSP不加附加電路直接連接，從而簡化電路的設計。考慮到本系統的可調試方便，系統的電源使用獨立變壓器的+5V直流電源，它能夠提供給系統穩定的電源保證，由于DSP有兩種工作電壓要求，一個是+1.8V，一個是+3.3V。所以本系統采用電源芯片為TI公司的TPS767D318。同時考慮到模擬器件（主要是信號放大電路部分）和數字器件（主要是DSP和DSP周邊器件）的干擾問題，采用電源芯片MAX860以及電壓參考芯片MAX6030和斷續放大器ICL7652，為系統提供雙向電源V。最后

5、一部分是系統的終端微型計算機處理。采用仿真器將DSP系統與計算機連接起來，可以完成DSP的程序燒寫以及與計算機通訊的功能。數據的后期分析與處理可以用計算機來完成。三軸地震動檢波器信號調理電路DSP信號分析與目標跟蹤電路DSP仿真器+5V電源微型計算機圖1.1系統原理框圖基于以上分析，基于三軸地震動檢波器的目標跟蹤系統有以下幾部分組成：三軸地震動檢波器、信號調理電路、信號分析與目標跟蹤電路、DSP仿真器、微型計算機。如圖1.1所示，2、硬件組成系統的基礎部分是由硬件組成的。隨著半導體技術的發展，傳統的設計方法有了飛躍性的進步。大量集成芯片的出現使得系統的設計大大簡化，而可編程技術的廣泛應用則給數

6、字系統的設計帶來很大的靈活性。本系統的硬件有中央處理芯片DSP、運算放大電路、信號調理電路以及外圍電路組成。硬件電路原理圖如圖1.2所示。MAX4094MAX1246TMS320C5409MAX680TPS767D318三軸地震動檢波器+5V圖2.1硬件電路原理框圖3、軟件組成整個系統的正常工作是建立在硬件體系與軟件體系相互配合的基礎上的。軟件部分可以完成設計的算法部分，它有相當的靈活性，補充完成硬件無法解決的問題。算法的數學模型以由MATLAB完成，為完成算法向DSP的移植，算法體系中的各個模塊要用C語言實現。為了縮短DSP系統的開發時間，采用C語言實現MATLAB算法并向DSP移植，利用C

7、CS集成開發環境將C語言轉化成匯編語言。使之能在目標板上運行。在編寫C語言程序時，采用模塊化設計方法。模塊化設計方法是一種軟件編程方法，是將各個模塊程序分別編寫、編譯和調試，最后一起連接定位。在開發過程中，編寫軟件所需要的工作量隨軟件代碼行數大大的增加。因此，將一個軟件分成若干獨立模塊不但能減少軟件工作量、提高效率。例如，兩個數據傳的相關和希爾伯特變換，可用獨立的模塊完成。當使用時，連接在主程序中就可以了。在編制軟件時，按照以下步驟進行：1.規劃整個項目，包括使用哪些硬件并規劃軟件怎樣分工；2.編寫主函數，并分別規劃各子函數的功能；3.分別編寫子函數，并進行編譯、調試；4.整個源程序聯調；5.

8、在CCS環境下編譯、調試，產生目標文件；6.利用仿真器將目標文件寫入DSP。流程圖如圖3.1所示。開始判斷目標出現？采集數據采集完否？分段進行車輛方位角判定結束否是否是圖3.1軟件工作流程圖4、信號采集與數據分析的電路設計信號采集與處理系統的構成是有若干集成芯片所組成的，它們各自實現相應的處理功能。其中有放大芯片MAX4094、ADC芯片MAX1246、電源芯片MAX680和TPS767D31、FLASH芯片SST39VF400A、四路非門芯片74HCT04、電壓參考芯片MAX6030、斷續放大器ICL7652。4.1、TMS320C5409簡介DSP（Digital Signal Proce

9、ssor）作為可編程數字信號處理專用芯片是微型計算機發展的一個重要分支，也是數字信號處理理論實用化過程的重要技術工具。DSP芯片，也稱數字信號處理器，是一種特別適合于進行數字信號處理運算的微處理器，其主要應用實時快速地實現各種數字信號處理算法。根據數字信號處理的要求，DSP芯片一般具有如下主要特點：1、 在一個指令周期內可完成一次乘法和一次加法；2、 程序和數據空間分開，可以同時訪問指令和數據3、 片內具有快速RAM，通常可通過獨立的數據總線在兩塊中間同時訪問；4、 具有低開銷或無開銷循環及跳轉的硬件支持；5、 快速的中間處理和硬件I/O支持；6、 具有在單周期內操作的多個硬件地址產生器；7、

10、 可以并行執行多個操作；8、 支持流水線操作，使取址、譯碼等操作可以重疊執行。但是，與通用微處理器相比，DSP芯片的其他通用功能相對較弱，比如同單片機相比較它的控制功能較弱。本系統采用美國德州儀器公司（Texas Instruments,簡稱TI）的TMS320C54x系列中的TMS320C5409芯片。TI公司是世界上應用最廣、品種最多的DSP芯片生產廠家之一，其C54x系列芯片的制造工藝為CMOS，它是為實現低功耗、高性能而專門設計的定點DSP芯片。它有如下主要特點：1、運算速度快。指令周期為25/20/15/12.5/10ns，運算能力為40/50/66/80/100MIPS；2、優化的

11、CPU結構。內部有1個40位的算術邏輯單元，2個40位加法器，1個的乘法器和1個40位的桶型移位器。有4條內部總線和2個地址產生器。3、低功耗方式。TMS320C54x可以在3.3V或2.7V電壓下工作，三個低功耗方式（IDLE1、IDLE2和IDLE3）可以節省DSP的功耗。4、智能外設。除了標準的串行口和時分復用（TDM）串行口外，TMS320C54x還提供了自動緩沖串行口BSP（auto-Buffered Serial Port）和與外部處理器通信的HPI（Host Port Interface）接口。圖4.1TMS320C54xDSP的內部硬件結構圖圖4.1所示是TMS320C54x的

12、內部結構圖。圍繞8條總線由10大部分組成，包括中應處理器CPU、內部總線控制、特殊功能寄存器、數據存儲器RAM、程序存儲器ROM、I/O口擴展功能、串口、并口HPI、定時器、中斷系統等。5、前置放大電路的設計5.1概述三軸地震動檢波器可以檢測到微弱的地震動信號，但它輸出的電壓信號也很微弱，只有幾十到幾百個毫伏。信號處理電路中不能對如此微弱的信號直接處理，所以要對原始采集到的信號進行放大處理。對于地震動傳感器輸出的電壓信號我們選用二級放大的儀放電路，圖5.1是常見的同相并聯式測量放大器的電路圖，它的第一級由兩個同相放大器構成，第二級是一個差動放大器。圖中電阻的選取要使上下阻值一致，這樣才能保證電

13、路的抗共模干擾能力，具體要使R1=R2；R3=R4；R5=R6；整個電路的閉環放大倍數為：圖5.1同相并聯式測量放大器 為提高電路的可靠性和節省PCB板的空間，系統選用美國美信公司的可變增益的精密的儀器放大電路MAX4094專用芯片。圖5.2MAX4094內部結構5.2、MAX4094簡介MAX4094為美信公司生產的低功耗、四運放的集成放大芯片。芯片的結構功能圖以及引腳圖，如圖5.2。芯片特性：u 低功耗，單電源供電（+2.7V+6V），雙電源供電（VV）u 低于30毫伏的輸入失調電壓u 無信號輸入的相位移動u 500KHz的帶寬u 尾對尾輸出u 高電壓輸出增益u 芯片工作范圍（-）u 芯片

14、封裝為14引腳的TSSOPu 芯片大小為從芯片的內部結構圖中我們可以看出，MAX4094中含有四個獨立的運算放大器，并且芯片的外形尺寸比較小。在PCB板的設計過程中有很大的方便性，一個獨立的MAX4094芯片可以組成一個三級放大的放大電路，它是在前面介紹的兩級差動放大的基礎上再加上一個運算放大器構成的，其結構圖5.3，按照左邊的原理圖，我們可以用一塊MAX4094搭起一路放大電路，因為本系統是三路信號同時采集，需要使用三片MAX4094構成三通道采集電路。MAX4094體積小，滿足了我們系統設計的要求，增加了系統電路的穩定性，并且可以提供約為的增益。為了保持原始信號采集的不失真，考慮到地震動信

15、號的正負電壓極性，放大電路系統采用雙電源供電。圖5.3三級運放電路原理圖6、電源電路的設計為了保持地震動信號的原貌，放大電路系統采用雙電源供電。考慮到后續部分的ADC電路的輸入要求，采用V供電。前面已經討論這個系統的供電電源為+5V，我們需要設計一個電源電路將+5V電壓轉化為V。這一部分共由三個集成模塊來實現，+5V到V電壓轉換芯片MAX680，電壓參考芯片MAX6030和斷續放大器ICL7652。6.1、MAX680MAX680是美信公司生產的CMOS工藝單片集成芯片，它只要輸入為+5V的電源就可提供雙倍的V的電壓。芯片的引腳圖如圖6.1。芯片特性：u 95%的電壓轉化率u 85%的電源能量

16、轉化率圖6.1MAX680引腳圖u 電壓范圍為+2V+6Vu 僅需要四片外接電容u 500豪安輸入電流u 封裝為8-DIPu CMOS工藝制造的單片集成電路芯片u 芯片尺寸為7.310.4由一片MAX680完全能夠滿足三片集成放大芯片MAX4094的電壓要求。為使電壓達到系統要求的，我們引入電源參考芯片MAX6030。6.2、MAX6030圖6.2MAX6030 引腳圖MAX6030是美信公司生產的高精度、低功耗微型電壓參考芯片。它只要輸入為+3.2+12.6V的電壓，就可輸出高精度的參考電壓+3V。芯片的外部特性與引腳圖如圖6.2。芯片特性：u 輸出精度為0.2%u 35毫安靜態電流u 工作

17、溫度范圍+u 封裝為SOT23-3u 芯片尺寸為2.6671.149MAX6030的外圍電路非常簡單，它只需要兩個電容。并且引腳數目少，便于設計和簡化電路。SOT23-3的封裝使得MAX6030的外型尺寸非常的小，在PCB板上是以貼片的形式焊接，大大減少了PCB板的空間。同時也保證了電路工作的穩定性。MAX6030使用解決了+3V電壓的提供問題，系統還缺少-3V電壓的提供。我們使用斷續放大器ICL7652來解決這一問題。一、 ICL7652ICL7652是MAXIM公司生產的斷續放大器，它可應用于低信號放大與信號調節等，芯片的結構功能圖如圖6.3。芯片特性：圖6.3ICL7652的結構功能圖u

18、 低功耗u CMOS工藝制造的單片集成電路芯片u 長時期保持偏置電壓的穩定性（）u 可補償的單一放大增益u 可靠工作溫度范圍u 高增益，共態抑制比110dBu 芯片封裝為DIP-8u 芯片尺寸為我們使用ICL7652的目的是轉換+3V電壓為-3V電壓。由圖6.3，ICL7652的外圍電路較為簡單，可以按照通常的放大器電路來設計，并能夠取得更為理想的效果。圖6.4為電源芯片MAX680、電壓參考芯片MAX6030和斷續放大器ICL7652組成的電源電路的原理圖。圖6.4電源電路的原理圖7、ADC的選用地震動信號經過前期放大電路的處理，電壓信號已經放大致V的范圍內。此時我們需要一個模數轉化電路將模

19、擬信號轉換為數字信號，讓后續的DSP電路進行處理。考慮到要三通道信號的同時采集，并且需要可編程控制（方便DSP的編程處理），ADC芯片選用美信公司的MAX1246。它是+2.7V供電、低功耗、四通道、串行12位模數轉換集成芯片。芯片引腳如圖7.1。芯片特性：圖7.1MAX1246引腳圖u 四通道單獨輸入或者兩通道微分輸入u 使用單電源供電2.7V+3.6Vu 提供內部+2.5V電壓參考u 低功耗：1.2毫安（133ksps，+3V）54微安（1ksps，+3V）1微安（節電模式）u SPI/QSPI/MICROWIRE模式下四線串行連接u 軟件配置單級或雙級輸入u DIP-8封裝u 芯片尺寸2

20、2.487.62圖7.2MAX1246內部時鐘工作圖MAX1246采用連續數值逼近、采樣保持電路等技術將模擬信號轉化為12位數字信號串行輸出。它可以工作于外部時鐘模式和內部時鐘模式，對于本系統的設計，由于MAX1246可以很方便的和DSP芯片相連，所以我們采用DSP的分頻后的工作時鐘作為MAX1246的工作時鐘，也就是讓其工作于內部時鐘模式。圖7.2是它的內部時鐘工作模式：另外MAX1246有很好的軟件可操作性，DSP芯片可以很方便地通過輸入控制字的方式對MAX1246進行操作。下表是對八位控制字的描述：最高位第八位要保持為1；第五六七位，即SEL0、1、2是選擇通道控制位，例如001表示選擇

21、的是第一通道，101表示選測的是第二通道；第四位UNI/BIP是選擇單級還是雙極性輸入，1表示選擇單極性，0表示選擇雙極性；第三位SGL/DIF是選擇單獨輸入還是微分輸入，1表示單輸入，0表示微分輸入；第一而位表示工作在什么電源模式下，10表示工作中內部時鐘模式，00表示為掉電模式。MAX1246的工作流程為：1、確保內部時鐘為100KHz2MHz，設定控制字TB1為，其中的代表選擇哪個通道以及單級雙級輸入等。2、選擇DSP的一根I/O線連接到MAX1246的片選引腳，并保持片選引腳始終為低。3、由DSP發送TB1到MAX1246，同時DSP接收到一個字節，稱為RB1，RB1不是有效字節。4、

22、由DSP發送全零字節（$00hex）給MAX1246，同時DSP接收到一個字節，稱為RB2，RB2為有效字節。5、由DSP發送全零字節（$00hex）給MAX1246，同時DSP接收到一個字節，稱為RB3，RB3為有效字節。6、兩個有效字節接收完畢，由DSP發送高電平拉高MAX1246的片選腳。8、數據處理電路的設計8.1、概述三路地震動信號經過前期的放大和AD轉換后，然后由中央處理單元DSP進行計算和處理。上面已經對信號的前期處理電路作了介紹，而后面的數據處理電路主要是DSP及其周邊電路的設計。主要包括DSP芯片，晶震，FLASH存儲器，電源芯片，以及通過仿真器與微機連接的JTAG口。TMS

23、320C5409要求+3.3V和+1.8V供電，對電源的要求較高。還有必需的裝載算法程序的存儲器FLASH。FLASH與EPROM相比，具有更高的性能價格比，而且體積小，功耗低，可電擦寫，使用比較方便，+3.3V的FLASH可直接與DSP相接。因此，采用FLASH存儲器存儲程序和固定數據是一種比較好的選擇。對于前期放大后的模擬信號在模數轉換前，還需要進行電位拉高。本系統選擇的AD方式是MAX1246的單級輸入方式，而放大電路部分是雙電源供電，放大后信號為正負電平的，所以要進行電位的拉高。考慮到放大后的信號在V的范圍內，我們選用參考電壓芯片MAX6021，將電壓拉高約為+2.1V。MAX6021

24、與MAX6030同屬于一個系列，具有相同的芯片特性。其引腳結構圖如圖6.1所示。硬件電路完成后，需要軟件的設計支持。通過CCS（Code Composer Studio）DSP集成開發環境，將算法C程序編譯為目標文件，再目標文件經過仿真器和DSP系統的JTAG口寫入到程序存儲器FLASH中去。軟硬件相配合完成整個系統的全部功能。8.2、FLASH和電源芯片的選取8.2.1、TPS767D318TMS320C5409要求的電源分為兩種，即內核電源（CVdd）和I/O電源（DVdd）。其中，I/O電源+3.3V電壓，而內核電壓為+1.8V。降低內核電壓的目的是為了降低功耗。電源芯片選用TI公司的T

25、P3767D318，它可以由5V產生3.3V和1.8V的電壓輸出，最大輸出電流為1000mA,可以滿足系統需要。圖8.1為電源芯片引腳圖。芯片特性： u 雙電壓輸出提供分離電源u 電流輸出范圍0mA1000mA圖8.1 TPS767D318引腳圖u 調整輸出模式為3.3V/2.5V、3.3V/1.8V和3.3Vu 響應速度快u 隨溫度和負載變化誤差只有2%u 過熱保護u 28引腳TSSOP封裝由于電源芯片TPS767D318和DSP芯片TMS320C5409同屬于TI公司的產品，它們有較好的匹配性。同時對于DSP周邊器件采用同一電源供電，FLASH芯片SST39VF400A和ADC芯片MAX1

26、246都采用+3.3V供電，電源芯片TPS767D318極大地方便了電路的設計，并且可靠性高。為防止模擬信號和數字信號的相互干擾，我們使用電源濾波芯片ACF-153進行電源濾波隔離。8.2.2、SST39VF400A圖8.2 SST39VF400A引腳圖本系統選用SST公司的SST39VF400A作為FLASH芯片。FLASH的主要作用是在DSP上電復位后，將程序從FLASH中讀取到DSP的RAM中去，它是用來存放系統程序的。SST39VF400A的存儲空間為2Mbit（），也即128K字節。圖8.2為其外部引腳圖。芯片特性： u 單電壓供電2.7V3.6Vu 高可靠性：可反復擦寫10萬次可保

27、持數據100年u 低功耗u 可2K字節為一段分段擦除u 快速讀取7090毫秒u 封裝形式為48引腳TSOP封裝u 芯片尺寸為12SST39VF400A的外圍電路比較簡單，采用單電源3.3V供電。地址總線和數據總線和DSP的外部總線直接連接。DSP的MSTRB腳控制SST39VF400A的片選，RW腳控制讀寫。9、基于DSP的數據處理電路設計圖9.1時鐘發生電路9.1、時鐘電路和復位電路時鐘電路為C5409提供時鐘信號。它有內部振蕩器和鎖相環PLL兩部分組成。它有內部時鐘和外部時鐘兩種接法，我們選擇內部時鐘接法。將振動頻率為10MHz的晶體跨接到時鐘引腳X1和X2之間，與芯片內部振蕩器構成時鐘發

28、生器。此時，電路工作于基波方式。時鐘電路圖如圖9.1。另外，C5409內部的鎖相環PLL具有頻率放大和時鐘信號提純的作用。使用高穩定的參考振蕩器鎖定時鐘發生器的振蕩頻率，提供高穩定特性的時鐘頻率源。C5409的PLL的配置方式分為硬件配置和軟件配置，本系統采用硬件配置，硬件配置是設定三個時鐘模式引腳CLKMD1、CLKMD2、CLKMD3。地震動信號的頻率比較低，本系統的采樣率的設置不會超過1000Hz，所以選擇三個時鐘模式引腳110的方式，即系統的工作頻率為，10MHz*1=10MHz。一般在加電后目標識別系統處于未知狀態,應該對其進行復位操作以使系統處于一種已知狀態。C5409的復位輸入腳

29、提供了硬件初始化的方法。這個引腳上電平的變化可以使程序從指定的存儲地址開始運行。當時鐘電路工作后，只要在引腳上出現2個外部時鐘周期以上的低電平，芯片內部所有電路寄存器都初始化復位。只要保持低電平，則芯片始終處于復位狀態。只有當此引腳變為高電平后，芯片內的程序才可以從指定的地址開始運行。C5409的復位有三種方式，即上電復位、手動復位、軟件復位。前兩種是通過硬件電路實現的復位，后一種是通過指令方式實現的復位。為了調試方便，系統在設計過程中采用了如圖9.2所示的復位電路，即可以分別通過上電或按鈕兩種方式復位的電路，利用RC電路的延遲特性給出復位需要的低電平時間。上電瞬間，由于電容C上的電壓不能突變

30、，所以通過電阻R進行充電，充電時間由RC的乘積值決定。一般應保證RESET為低至少3個CLKOUT周期。但是在上電后，系統的晶體振蕩器往往需要幾百毫秒的穩定期，一般100200ms。圖9.2復位時間主要由R12和C8決定。設V11.5V為低電平和高電平的分界點，則復位時間t為 隨后的施密特觸發器保證了低電平的持續時間至少為t,從而滿足復位要求。圖9.2 復位電路9. 2、電源控制電路本系統采用的是TI公司的TPS767D318作為C5409及其周邊電路芯片FLASH和AD的電源芯片。因為TPS767D318可以提供+3.3V和+1.8V的電壓，這樣就滿足了C5409的內核電壓（CVdd）1.8

31、V和I/O電源（DVdd）+3.3V。并且可以為FLASH芯片和AD芯片提供+3.3V的電壓。它的最大輸出電流為1000mA,完全可以滿足C5409及其周邊電路芯片的負荷需求。另外，數字電路的3.3V工作電源分別采用電源濾波芯片ACF-153進行電源濾波隔離，以防止數字電路產生的數字開關噪聲會嚴重影響A/D的轉換精度，同時電路板中數字地和模擬地要嚴格分開，只在一點共地，以防止數字開關噪聲通過電源影響A/D的轉換精度。如圖9.3。圖9.3電源控制電路10、C5409與AD芯片數據通訊的電路設計本系統設計的是三通道數據的采集和處理。為方便數據由MAX1246向DSP的傳輸，我們采用C5409提供的

32、一種多通道緩沖串行口（McBSP）,和SPI方式進行數據的傳輸。McBSP可以通過相關的控制和配置寄存器，支持多種串行通信的方式和協議，該串行口可根據用戶的不同需要進行配置，使用方便靈活。它包括6個引腳，分別是串行數據發送信號BDX、串行數據接收信號BDR、發送串行時鐘信號BCLKX、接收串行時鐘信號BCLKR、發送幀同步信號BFSX和接收幀同步信號BFSR。串行外設接口SPI是Motorola公司推出的一種同步串行接口，是目前使用比較多的串行總線接口標準。SPI接口是一種主從式配置，包括一個主設備和一個或者多個從設備。對McBSP進行適當的配置，可以使其工作于SPI方式。SPI接口有四個信號

33、：串行數據主入從出信號：MISO（Master-In, Slave-Out）串行數據主出從入信號：MOSI（Master-Out, Slave-In）串行時鐘信號：SCK從設備使能信號：SSMcBSP的時鐘停止方式與SPI協議兼容。當McBSP設置為停止方式，發送和接收在內部實現同步，使McBSP可作為SPI的主設備或者從設備。McBSP的發送時鐘（BCLKX）對應于SPI串行時鐘（SCK），發送幀同步信號（BFSX）對應于SPI設能信號（SS）。接收時鐘信號（BCLKR）和接收幀同步信號（BFSR）沒有用，在內部他們已經分別與BCLKX相連。SPISlaveMcBSPBCLKXBDXBDRB

34、FSKSCKMOSIMISOSS圖10.1 McBSP作為主設備的SPI接口當McBSP配置為主設備時，如圖10.1發送輸出信號BDX作為從設備SPI的MOSI信號，接收輸入信號BDR作為接收從設備MISO信號。McBSP通過提供串行時鐘來控制傳輸，BCLKX只在包傳輸器件有效，當不進行包傳輸時，它保持無效。BCLKX此時應設為輸出，BCLKR在內部與其相連。McBSP的BFSX引腳為從設備提供一個使能信號SS，此時BFSX設置為輸出，在每個包發送時，產生一個幀信號。此時，數據延時參數必須設為1。本系統中，選擇C5409的BCLKX0作為時鐘發送引腳，BDX0串行數據發送信號引腳，BDR0作為

35、串行數據接收信號引腳，BFSX0作為發送幀同步信號引腳；而MAX1246作為SPI Slave，提供SCLK作為串行時鐘輸入信號引腳，DIN作為串行數據接收引腳，DOUT作為串行數據發送信號引腳，作為片選信號引腳。MAX1246與DSP的連接及其外部電路圖如圖10.2所示。圖10.2C5409與MAX1246連接電路 MAX1246向C5409傳輸數據的工作原理是：每次A/D轉換時，由C5409的時鐘發送引腳BLCKX0在MAX1246的SCLK腳輸入分頻后的串行時鐘1MHz（MAX1246要求2MHz），并通過串行數據發送信號引腳BDX0輸入一個8位命令字來啟動，有這個命令字選擇通道、單級采

36、樣和內部時鐘方式。因為本系統要求為三通道數據采集，BDX0會在第一通道數據采集完畢后，緊跟著發送第二通道和第三通道的8位命令字，例如命令字10011110B表示為0通道、單級輸入、內部裝換時鐘。即在一個采樣周期中完成三通道數據的采集。地震動信號的頻率較低，我們設定采樣周期為2ms，即500Hz。采樣率是通過設置定時中斷時間實現的。分頻后的時鐘信號可以在C5409的寄存器SRGR1和SRGR2中設置，基本的時鐘信號是來自CPU的時鐘。串行時鐘的周期為1，采樣周期有2000個時鐘周期組成，一次三通道的數據采集可以在前70個時鐘周期內完成。在如此高的時鐘周期下，我們就可以認為三通道的數據是同時采樣的

37、。下面簡要介紹一下C5409定時器的設置。C5409含有一個預定標的片內定時器。這種定時器是一個倒數計數器，它可以被特定的狀態為實現停止、重啟動、重設置或禁止。定時器在復位后處于運行狀態，為了降低功耗可以禁止定時器工作。定時器由主計數器TIM，定時周期寄存器PRD，定時控制寄存器TCR（包括預標定分頻系數TDDR，預標定計數器PSC，控制位TRB和TSS等）及相應的邏輯控制電路組成。圖10.3為定時器組成框圖定時器對CLKOUT信號計數，現將PSC（TCR中的D6D9位）減1，直到PSC減為0；然后把TDDR（TRC中的低4位）重新裝入PSC，同時將TIM減1，直到TIM減為0。這是CPU發出

38、TINT中斷，同時在TOUT引腳輸出一個脈沖信號，脈沖寬度與CLKOUT一致。然后將PRD重新裝入TIM，重復下去直到系統或定時器復位。定時器由TIM，PRD，TCR三個寄存器組成。定時器的周期計算公式為，TINT的周期CLKOUT(TDDR1)(PRD+1)定時器初始化步驟如下：（1） TCR的TSS位置1，以停止定時器；（2） 裝載PRD；（3） 初始化TCR中的TDDR，且對TCR中的TSS置0，對TRB置1來重裝載定時器周期。定時控制寄存器（TCR），為一個映射到片內的16位寄存器，它的位描述如圖10.4保留 soft free PSC TRB TSS TDDR1512 11 10 9

39、6 5 4 30圖10.4定時控制狀態寄存器第1512位：保留位，通常情況下讀成0。第1110位：free和soft為軟件調試組合控制位，用于控制調試程序斷電操作情況下的定時器工作狀態。第96位：CLKOUT的預標定計數器PSC的預設置，其標定范圍為116。第5位：TRB定時器重新加載控制位，用于復位片內定時器。當TRB1時，預標定分頻系數TDDR和定時器周其寄存器PRD中的數據分別加載至定時器預標定計數器和定時器TIM中。通常情況下TRB0。第4位：定時器停止控制位TSS，用于停止或啟動定時器。當TSS0時，定時器啟動開始工作。當TSS1時，定時器停止工作。第30位：為定時器的預標定分頻系數TDDR，最大的預標定值為16，最小與標定值為1。對于本系統，定時器的周期設置為2ms,根據定時長度計算公式，設定TDDR9，PRD199，CLKOUT分頻后的主頻為1MHz，T1，所以有：11、DSP定點運算的基本原理和FLASH程序的燒寫在編寫DSP模擬算法時，為了縮短開發周期，采用了C語言和匯編相結合的方法來編寫模擬程序。因為程序中所用的變量既有整型數，又有浮點數，所以在進行定點DSP算法模擬時首先要將浮點算法轉換為定點算法。而在浮點算法轉換為DSP定點算術運算時，其基本原則是要在避免溢出的前提下保持運算精度的一致以及準確的移位。然而