1、微處理器系統結構與嵌入式系統設計作業答案第三章第三章3.5指令系統的設計會影響計算機系統的哪些性能？ 指令系統是指一臺計算機所能執行的全部指指令系統是指一臺計算機所能執行的全部指令的集合，其決定了一臺計算機硬件主要性能和令的集合，其決定了一臺計算機硬件主要性能和基本功能。指令系統一般都包括以下幾大類指令基本功能。指令系統一般都包括以下幾大類指令（1）數據傳送類指令。（）數據傳送類指令。（2）運算類指令）運算類指令 包括算包括算術運算指令和邏輯運算指令。（術運算指令和邏輯運算指令。（3）程序控制類）程序控制類指令指令 主要用于控制程序的流向。（主要用于控制程序的流向。（4）輸入）輸入/輸出輸出類

2、指令類指令 簡稱簡稱I/O指令，這類指令用于主機與外設指令，這類指令用于主機與外設之間交換信息。之間交換信息。 因而，其設計會影響到計算機系統如下性能因而，其設計會影響到計算機系統如下性能: 數數據傳送、算術運算和邏輯運算、程序控制、輸入據傳送、算術運算和邏輯運算、程序控制、輸入/輸出。另外，其還會影響到運算速度以及兼容等。輸出。另外，其還會影響到運算速度以及兼容等。 3.9某時鐘速率為2.5GHz的流水式處理器執行一個有150萬條指令的程序。流水線有5段，并以每時鐘周期1條的速率發射指令。不考慮分支指令和亂序執行帶來的性能損失。a)同樣執行這個程序，該處理器比非流水式處理器可能加速多少？b)

3、此流水式處理器是吞吐量是多少（以MIPS為單位）？ 解：（a.） 速度幾乎是非流水線結構的5倍。 （ b.）=51pTnmSTmn串流水2500MIPSpnTT流水 3.10一個時鐘頻率為2.5 GHz的非流水式處理器，其平均CPI是4。此處理器的升級版本引入了5級流水。然而，由于如鎖存延遲這樣的流水線內部延遲，使新版處理器的時鐘頻率必須降低到2 GHz。 (1) 對一典型程序，新版所實現的加速比是多少？ (2) 新、舊兩版處理器的MIPS各是多少？ 解：（1）對于一個有N條指令的程序來說： 非流水式處理器的總執行時間 5級流水處理器的總執行時間sNNT990106 . 1)105 . 2/(

4、)4(sNNT99110) 4( 2)102/() 15( 加速比= N很大時加速比3.2 （2）非流水式處理器CPI=4，則 其執行速度=2500MHz/4=625MIPS。 5級流水處理器CPI=1，則 其執行速度=2000 MHz /1=2000 MIPS。42.310NNTT3.11隨機邏輯體系結構的處理器的特點是什隨機邏輯體系結構的處理器的特點是什 么？詳細說明各部件的作用。么？詳細說明各部件的作用。 隨機邏輯的特點特點是指令集設計與硬件的邏輯設計緊密相關，通過針對特定指令集進行硬件的優化設計來得到邏輯門最小化的處理器，以此減小電路規模并降低制造費用。 主要部件主要部件包括：產生程序

5、地址的程序計數器，存儲指令的指令寄存器，解釋指令的控制邏輯，存放數據的通用寄存器堆，以及執行指令的ALU等幾個主要部分構成。 3.13 什么是微代碼體系結構？微指令的作用什么是微代碼體系結構？微指令的作用是什么？是什么？ 在微碼結構中，控制單元的輸入和輸出之間被視為一個內存系統。控制信號存放在一個微程序內存中，指令執行過程中的每一個時鐘周期，處理器從微程序內存中讀取一個控制字作為指令執行的控制信號并輸出。 微指令只實現必要的基本操作，可以直接被硬件執行。通過編寫由微指令構成的微代碼，可以實現復雜的指令功能。微指令使處理器硬件設計與指令集設計相分離，有助于指令集的修改與升級，并有助于實現復雜的指

6、令。3.14微碼體系結構與隨機邏輯體系結構有什微碼體系結構與隨機邏輯體系結構有什么區別？么區別？ （1）指令集的改變導致不同的硬件設計開銷指令集的改變導致不同的硬件設計開銷。 在設計隨機邏輯結構時，指令集和硬件必須同步設計和優化，因此設計隨機邏輯的結構比設計微碼結構復雜得多，而且硬件和指令集二者中任意一個變化，就會導致另外一個變化。 在微碼結構中，指令設計通過為微碼ROM編寫微碼程序來實現的，指令集的設計并不直接影響現有的硬件設計。因此，一旦修改了指令集，并不需要重新設計新的硬件。 （2）從性能上比較）從性能上比較 隨機邏輯在指令集和硬件設計上都進行了優化，因此在二者采用相同指令集時隨機邏輯結

7、構要更快一些。但微碼結構可以實現更復雜指令集，因此可以用較少的指令完成復雜的功能，尤其在存儲器速度受限時，微碼結構性能更優。微處理器系統結構與嵌入式系統設計作業答案第五章第五章 5.10 用16K1位的DRAM芯片組成64K8位存儲器，要求： (1) 畫出該存儲器的組成邏輯框圖。 (2) 設存儲器讀/寫周期為0.5S, CPU在1S內至少要訪問一次。試問采用哪種刷新方式比較合理？兩次刷新的最大時間間隔是多少？對全部存儲單元刷新一遍所需的實際刷新時間是多少？ （1）組建存儲器共需DRAM芯片數N=（64K*8）/（16K*1）=4*8（片）。 每8片組成16K8位的存儲區， A13A0作為片內地

8、址，用A15、A14經2:4譯碼器產生片選信號 ，邏輯框圖如下（圖有誤：應該每組8片，每片數據線為1根） （2）設16K8位存儲芯片的陣列結構為128行128列，刷新周期為2ms。因為刷新每行需0.5S，則兩次（行）刷新的最大時間間隔應小于： 為保證在每個1S內都留出0.5S給CPU訪問內存，因此該DRAM適合采用分散式或異步式刷新方式，而不能采用集中式刷新方式。 若采用分散刷新方式分散刷新方式，則每個存儲器讀/寫周期可視為1S，前0.5S用于讀寫，后0.5S用于刷新。相當于每1S刷新一行，刷完一遍需要1281S128S，滿足刷新周期小于2ms的要求； 若采用異步刷新方式異步刷新方式，則應保證

9、兩次刷新的時間間隔小于15.5S。如每隔14個讀寫周期刷新一行，相當于每15S刷新一行，刷完一遍需要12815S1920S，滿足刷新周期小于2ms的要求； 5.11若某系統有若某系統有24條地址線，字長為條地址線，字長為8位，其最位，其最大尋址空間為多少？現用大尋址空間為多少？現用SRAM2114(1K*4)存儲存儲芯片組成存儲系統，試問采用線選譯碼時需要多芯片組成存儲系統，試問采用線選譯碼時需要多少個少個2114存儲芯片？存儲芯片？ 該存儲器的存儲容量=224 *8bit=16M字節 需要SRAM2114(1K*4)存儲芯片數目：1681602 /32014MK組 片 組 5.12 在有16

10、根地址總線的機系統中畫出下列情況下存儲器的地址譯碼和連接圖。 （1）采用8K*1位存儲芯片，形成64KB存儲器。 （2）采用8K*1位存儲芯片，形成32KB存儲器。 （3）采用4K*1位存儲芯片，形成16KB存儲器。 由于地址總線長度為16，故系統尋址空間為（1）8K*1位存儲芯片地址長度為13，64KB存儲器需要8個8K*1位存儲芯片，故總共需要16根地址總線，地址譯碼為：A15A15A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0共需共需8 8片片8K8K* *1 1位存位存儲芯儲芯片片紅色紅色為片

11、為片選選第一第一片片地址地址范圍范圍00000000HH1FFF1FFFH H0 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 01 11 11 11 11 11 11 11 11 11 11 11 11 1第二第二片片地址地址范圍范圍20002000HH3FFF3FFFH H0 00 01 10 00 00 00 00 00 00 00 00 00 00 00 00 00 00 01 11 11 11 11 11 11 11 11 11 11 11 11 11 1第三第三片片地址地址范圍范圍40004000HH5FFF5FFFH

12、H0 01 10 00 00 00 00 00 00 00 00 00 00 00 00 00 00 01 10 01 11 11 11 11 11 11 11 11 11 11 11 11 1第四第四片片地址地址范圍范圍60006000HH7FFF7FFFH H0 01 11 10 00 00 00 00 00 00 00 00 00 00 00 00 00 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 1第五第五片片地址地址范圍范圍80008000HH9FFF9FFFH H1 10 00 00 00 00 00 00 00 00 00 00 00

13、 00 00 00 01 10 00 01 11 11 11 11 11 11 11 11 11 11 11 11 1第六第六片片地址地址范圍范圍0A000A000H0H0BFF0BFFFHFH1 10 01 10 00 00 00 00 00 00 00 00 00 00 00 00 01 10 01 11 11 11 11 11 11 11 11 11 11 11 11 11 1第七第七片片地址地址范圍范圍0C000C000H0H0DFF0DFFFHFH1 11 10 00 00 00 00 00 00 00 00 00 00 00 00 00 01 11 10 01 11 11 11 1

14、1 11 11 11 11 11 11 11 11 1第八第八片片地址地址范圍范圍0E000E000H0H0FFF0FFFFHFH1 11 11 10 00 00 00 00 00 00 00 00 00 00 00 00 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 1其連線圖如下：A15A15A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0共需共需4 4片片8K8K* *1 1位存位存儲芯儲芯片片紅色紅色為片為片選選第一第一片片地址地址范圍范圍000

15、00000HH1FFF1FFFH H0 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 01 11 11 11 11 11 11 11 11 11 11 11 11 1第二第二片片地址地址范圍范圍20002000HH3FFF3FFFH H0 00 01 10 00 00 00 00 00 00 00 00 00 00 00 00 00 00 01 11 11 11 11 11 11 11 11 11 11 11 11 11 1第三第三片片地址地址范圍范圍40004000HH5FFF5FFFH H0 01 10 00 00 00 00

16、00 00 00 00 00 00 00 00 00 00 01 10 01 11 11 11 11 11 11 11 11 11 11 11 11 1第四第四片片地址地址范圍范圍60006000HH7FFF7FFFH H0 01 11 10 00 00 00 00 00 00 00 00 00 00 00 00 00 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 1（2）8K*1位存儲芯片地址長度為13，32KB存儲器需要4個8K*1位存儲芯片故總共需要15根地址總線，地址譯碼為：其連線圖如下：（3）4K*1位存儲芯片地址長度為12，16KB存儲器

17、需要4個4K*1位存儲芯片故總共需要14根地址總線，地址譯碼為：A15A15A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0共需共需4 4片片4K4K* *1 1位存位存儲芯儲芯片片紅色紅色為片為片選選第一第一片片地址地址范圍范圍00000000HH0FFF0FFFH H0 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 01 11 11 11 11 11 11 11 11 11 11 11 1第二第二片片地址地址范圍范圍10001000

18、HH1FFF1FFFH H0 00 00 01 10 00 00 00 00 00 00 00 00 00 00 00 00 00 00 01 11 11 11 11 11 11 11 11 11 11 11 11 1第三第三片片地址地址范圍范圍20002000HH2FFF2FFFH H0 00 01 10 00 00 00 00 00 00 00 00 00 00 00 00 00 00 01 10 01 11 11 11 11 11 11 11 11 11 11 11 1第四第四片片地址地址范圍范圍30003000HH3FFF3FFFH H0 00 01 11 10 00 00 00 00

19、 00 00 00 00 00 00 00 00 00 01 11 11 11 11 11 11 11 11 11 11 11 11 11 1其連線圖如下：方案一：方案二： 5.13試為某8位計算機系統設計一個具有8KB ROM和40KB RAM的存儲器。要求ROM用EPROM芯片2732組成，從0000H地址開始；RAM用SRAM芯片6264組成，從4000H地址開始。 查閱資料可知，2732容量為4K8(字選線12根)，6264容量為8K8(字選線13根)，因此本系統中所需芯片數目及各芯片地址范圍應如下表所示：A15A15A14A14A13A13A12A12A11A11A10A10A9A9

20、A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1共需共需2 2片片27322732構成系構成系統統ROMROM紅色為紅色為片選片選第一第一片片地址地址范圍范圍00000000HH0FFF0FFFH H0 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 01 11 11 11 11 11 11 11 11 11 11 1第二第二片片地址地址范圍范圍10001000HH1FFF1FFFH H0 00 00 01 10 00 00 00 00 00 00 00 00 00 00 00 00 00 01 11 11 11 11

21、 11 11 11 11 11 11 11 1共需共需5 5片片62646264構成系構成系統統RAMRAM紅色為紅色為片選片選第一第一片片地址地址范圍范圍40004000HH5FFF5FFFH H0 01 10 00 00 00 00 00 00 00 00 00 00 00 00 00 01 10 01 11 11 11 11 11 11 11 11 11 11 11 1第二第二片片地址地址范圍范圍60006000HH7FFF7FFFH H0 01 11 10 00 00 00 00 00 00 00 00 00 00 00 00 01 11 11 11 11 11 11 11 11 11

22、 11 11 11 11 1第三第三片片地址地址范圍范圍80008000HH9FFF9FFFH H1 10 00 00 00 00 00 00 00 00 00 00 00 00 00 01 10 00 01 11 11 11 11 11 11 11 11 11 11 11 1第四第四片片地址地址范圍范圍0A000A000H0H0BFF0BFFFHFH1 10 01 10 00 00 00 00 00 00 00 00 00 00 00 01 10 01 11 11 11 11 11 11 11 11 11 11 11 11 1第五第五片片地址地址范圍范圍0C000C000H0H0DFF0DF

23、FFFHFFH1 11 10 00 00 00 00 00 00 00 00 00 00 00 00 01 11 10 01 11 11 11 11 11 11 11 11 11 11 11 1硬件連線方式之一如下圖所示： 說明： 8位微機系統地址線一般為16位。采用全譯碼方式時，系統的A0A12直接與6264的13根地址線相連，系統的A0A11直接與2732的12根地址線相連。片選信號由74LS138譯碼器產生，系統的A15A13作為譯碼器的輸入。 各芯片的數據總線（D0D7）直接與系統的數據總線相連。 各芯片的控制信號線（RD、WR）直接與系統的控制信號線相連。5.14試根據下圖EPROM

24、的接口特性，設計一個EPROM寫入編程電路，并給出控制軟件的流程。EPROM寫入編程電路設計如下圖所示：寫入編程電路設計如下圖所示： 控制軟件流程：控制軟件流程： （1）上電復位； （2）信號為電平”1”無效（寫模式），信號為電平”0”有效（編程控制模式），軟件進入編程狀態，對EPROM存儲器進行寫入編程操作； （3）高位地址譯碼信號為電平”1”無效，對存儲器對應0000H3FFFH地址的數據依次進行寫入操作（其中高位地址為0、低位地址從0000H到3FFFH依次加1）寫入的值為數據總線對應的值。 （4）高位地址譯碼信號為電平”0”有效，對存儲器對應4000H7FFFH地址的數據依次進行寫入操

25、作（其中高位地址為1，低位地址從0000H到3FFFH依次加1）寫入的值為數據總線對應的值。 （5）存儲器地址為7FFFH時，寫入操作完成，控制軟件停止對EPROM的編程狀態，釋放對信號和信號的控制。5.15試完成下面的RAM系統擴充圖。假設系統已占用0000 27FFH段內存地址空間，并擬將后面的連續地址空間分配給該擴充RAM。譯碼器輸出譯碼器輸出A15A14A15A14A13A13A1212A1111A1010A0地址空間地址空間/Q0/Q000000 00 00 00000000000111111111110000000000111111111110000H07FFH0000H07FFH/Q1/Q10 00 01 10800H0FFFH0800H0FFFH/Q2/Q20 01 10 01000H17FFH1000H17FFH/Q3/Q30 01 11 11800H1FFFH1800H1FFFH/Q4/Q41 10 00 02000H27FFH2000H27FFH/Q5/Q51 10 01 10 0000000000100000000011111111111111111112800H2BFFH2800H2BFFH1 12C00H2FFFH2C00H2FFFH/Q6/Q61 11 10 0/Q