1、第第2章章 微處理器的結構及特點微處理器的結構及特點 2.1 Intel 8086微處理器的結構微處理器的結構 2.2 Intel 8086微處理器的引腳功能及工作模式微處理器的引腳功能及工作模式 2.3 8086 微處理器的總線操作與時序微處理器的總線操作與時序 2.4 32位微處理器位微處理器 2.5 其它微處理器其它微處理器 微型計算機結構示意圖微型計算機結構示意圖存存儲儲器器I/O接接口口輸輸入入設設備備I/O接接口口數據總線數據總線 DB控制總線控制總線 CB地址總線地址總線 AB輸輸出出設設備備CPU2.1 Intel 8086微處理器的結構 Intel 8086微處理器是微處理器

2、是:典型的典型的16位微處理器位微處理器;采用采用HMOS工藝制造，芯片上集成了工藝制造，芯片上集成了29000個晶體管個晶體管;用單一的用單一的+5V電源，被封裝在標準電源，被封裝在標準40引腳的雙列直插式引腳的雙列直插式（DIP）管殼內）管殼內;時鐘頻率時鐘頻率5MHz10MHz，內、外部數據總線均為，內、外部數據總線均為16條條;地址總線地址總線20條，可尋址的存儲空間為條，可尋址的存儲空間為220=1MB，其中的，其中的16條地址總線，可以訪問條地址總線，可以訪問216=64KB的的I/O端口端口 內部暫存器內部暫存器 IP ES SS DS CS總線控制總線控制電路電路外部總線外部總

3、線EU控制器控制器1 2 3 4 5 6ALU標志寄存器標志寄存器 AH AL BH BLCH CL DH DL SP BP SI DI通用通用寄存寄存器器地址地址加法加法器器指令隊列緩沖器指令隊列緩沖器執行部件執行部件 （EU)總線接口部件總線接口部件 （BIU)16位位20位位16位位8位位一、一、8086CPU8086CPU內部功能結構圖內部功能結構圖BIU:是是CPU與存儲器及與存儲器及I/O的接口，內部由的接口，內部由20位地址加法器、指位地址加法器、指令隊列緩沖器、內部寄存器和總線控制邏輯等組成；完成取令隊列緩沖器、內部寄存器和總線控制邏輯等組成；完成取指令、指令排隊、讀指令、指令

4、排隊、讀/寫操作數、地址轉換與總線控制等工作。寫操作數、地址轉換與總線控制等工作。20位地址加法器位地址加法器：用于將邏輯地址變換成存儲器所需的：用于將邏輯地址變換成存儲器所需的20位物位物理地址，完成地址加法操作。理地址，完成地址加法操作。 指令隊列緩沖器指令隊列緩沖器：一個具有一個具有6字節的字節的“先進先出先進先出”的的RAM存儲存儲器，按順序存放器，按順序存放CPU要執行的指令，并送入要執行的指令，并送入EU中去執行。中去執行。 總線控制電路總線控制電路：用于產生并發出總線控制信號，以實現對存儲用于產生并發出總線控制信號，以實現對存儲器或器或I/O端口的讀端口的讀/寫控制。寫控制。 E

5、U：接收從接收從BIU指令隊列中取來的指令代碼，經過分析、譯碼指令隊列中取來的指令代碼，經過分析、譯碼后形成各種實時控制信號，向后形成各種實時控制信號，向EU內各功能部件發送相應的內各功能部件發送相應的控制命令，以完成每條指令所規定的操作。控制命令，以完成每條指令所規定的操作。 EUEU由由ALUALU、標志寄存器、標志寄存器、8 8個通用寄存器、暫存器、隊列控制邏個通用寄存器、暫存器、隊列控制邏輯與時序控制邏輯（輯與時序控制邏輯（EUEU控制器）等組成；控制器）等組成；EUEU沒有連接到總線沒有連接到總線上，對系統總線來說是上，對系統總線來說是“外界外界”的。的。算術邏輯單元算術邏輯單元AL

6、U ：是一個是一個1616位的算術邏輯運算部件，用來對位的算術邏輯運算部件，用來對1616位或位或8 8位的二進制操作數進行算術和邏輯運算位的二進制操作數進行算術和邏輯運算 暫存寄存器：暫存寄存器：是一個是一個16位的寄存器，其主要功能是暫時保存數位的寄存器，其主要功能是暫時保存數據，并向據，并向ALU提供參與運算的操作數提供參與運算的操作數 標志寄存器：標志寄存器：一個一個16位的寄存器，后面部分詳細介紹位的寄存器，后面部分詳細介紹 EU控制器：控制器：接收從接收從BIU指令隊列中取來的指令代碼，經分析、譯指令隊列中取來的指令代碼，經分析、譯碼后形成各種實時控制信號，向碼后形成各種實時控制信

7、號，向EU內各功能部件發送相應的控制內各功能部件發送相應的控制命令，以完成每條指令所規定的操作。命令，以完成每條指令所規定的操作。8086 CPU的流水線管理的流水線管理8086采用了采用了流水線處理技術流水線處理技術：將指令執行部件（：將指令執行部件（ BIU）和總）和總線接口部件（線接口部件（ EU）分為兩個獨立的部分，并可并行操作。）分為兩個獨立的部分，并可并行操作。流水技術流水技術:在執行指令時預取下一條指令的技術在執行指令時預取下一條指令的技術,是一種實現多是一種實現多條指令重疊執行的重要技術條指令重疊執行的重要技術0 1 2 3 4 5 6 7 8 取指取指 譯碼譯碼 計算計算EA

8、 取數取數 執行執行 存結果存結果取指取指 譯碼譯碼 計算計算EA 取數取數 執行執行 存結果存結果取指取指 譯碼譯碼 計算計算EA 取數取數 執行執行 存結果存結果第一條指令第一條指令第二條指令第二條指令第三條指令第三條指令可見，可見，3條指令共需條指令共需8個時間單位，即可全部執行完；如果完全個時間單位，即可全部執行完；如果完全串行執行，則需串行執行，則需3X618個時間單位個時間單位二、二、80868086的寄存器結構的寄存器結構寄存器：寄存器：是是CPU內部臨時存放數內部臨時存放數據的部件。據的部件。1 1、數據數據通用寄存器通用寄存器包括包括AX,BX,CX和和DX四個四個16位位寄

9、存器。其中任意一個寄寄存器。其中任意一個寄存器均可分為兩個存器均可分為兩個8位寄存器位寄存器使用，它們的使用，它們的特殊用途和隱特殊用途和隱含性質含性質如下表所示。如下表所示。 通用寄存器中的通用寄存器中的 4 個數據寄存器個數據寄存器可以分成可以分成8個個8位寄存器使用：位寄存器使用：AXAH，AL BX BH，BLCXCH，CL DX DH，DL程序員可利用數據寄存器的這種程序員可利用數據寄存器的這種“可分可合可分可合”的特性，靈活地處理的特性，靈活地處理字字/字節的信息。字節的信息。 2 2、指針和變址寄存器指針和變址寄存器經常的用途是在存儲器尋址時，提供經常的用途是在存儲器尋址時，提供

10、偏移地址偏移地址。具體為：。具體為：SP(堆棧指針寄存器堆棧指針寄存器): 與與SS(堆棧堆棧段寄存器段寄存器)一起確定棧頂的當一起確定棧頂的當前位置；前位置；BP(基址指針寄存器基址指針寄存器): 與與SS一起確定堆棧段中的某一存儲單元一起確定堆棧段中的某一存儲單元的地址；的地址；SI和和DI是在為了能更靈活地尋找操作數而增設的幾種尋址方式是在為了能更靈活地尋找操作數而增設的幾種尋址方式中使用的，它們主要用于存放存儲單元在段內的偏移量，用它中使用的，它們主要用于存放存儲單元在段內的偏移量，用它們可實現多種存儲器操作數的尋址方式，為以不同的地址形式們可實現多種存儲器操作數的尋址方式，為以不同的

11、地址形式訪問存儲單元提供方便。訪問存儲單元提供方便。堆棧堆棧堆棧堆棧是一個按照是一個按照“先進后出先進后出”的原則存取數據的部件或區域的原則存取數據的部件或區域 INTEL系列的系列的CPU用內存作為堆棧，段地址存放在段寄存用內存作為堆棧，段地址存放在段寄存器器SS中，棧頂地址存放在中，棧頂地址存放在SP中；中；8086 CPU堆棧操作以字為單堆棧操作以字為單位進行，把數據推入堆棧稱為位進行，把數據推入堆棧稱為“壓入壓入”操作，從堆棧中取數據操作，從堆棧中取數據稱為稱為“彈出彈出”操作操作 為什么要用堆棧？為什么要用堆棧？ 主程序與子程序，主程序調用子程序，或者子程序調用子主程序與子程序，主程

12、序調用子程序，或者子程序調用子程序，或者處理中斷服務程序，程序，或者處理中斷服務程序，CPU必須把主程序調用子程序必須把主程序調用子程序指令的指令的下一條指令的地址（或中斷時的斷點）即下一條指令的地址（或中斷時的斷點）即PC值保留下來值保留下來，才能保證子程序（或中斷服務程序）執行完之后正確返回到主才能保證子程序（或中斷服務程序）執行完之后正確返回到主程序繼續執行；另外，調用子程序之前的有關程序繼續執行；另外，調用子程序之前的有關REG、標志位也、標志位也要及時正確的保存下來。要及時正確的保存下來。3 3、指令指針寄存器指令指針寄存器IP是一個很重要的控制寄存器，用來存放是一個很重要的控制寄存

13、器，用來存放代碼段代碼段當中的偏移地址。當中的偏移地址。在程序運行過程中，始終指向在程序運行過程中，始終指向下一條指令下一條指令的首地址，它與的首地址，它與CS一一起形成取下一條指令的實際地址起形成取下一條指令的實際地址4 4、標志寄存器標志寄存器 Flags Flags：共：共16位，一般把位，一般把每一位分別每一位分別使用，使用，8086使用其中的使用其中的9位，位，用于存放當前用于存放當前程序執行的狀況和運算結果的特征程序執行的狀況和運算結果的特征。9個標志位可個標志位可分為二組：分為二組：狀態標志狀態標志:用于反映指令執行的結果（受用于反映指令執行的結果（受算術運算算術運算等指令結果的

14、等指令結果的影響；影響；控制標志控制標志：通過執行特定指令來設置，以控制某些指令的執行：通過執行特定指令來設置，以控制某些指令的執行方式。方式。 標志寄存器的格式及各位的含義標志寄存器的格式及各位的含義1514131211109876543210OFDFIFTFSFZFAFPFCF狀態標志狀態標志方向標志方向標志中斷標志中斷標志單步標志單步標志控制標志控制標志進位標志進位標志奇偶標志奇偶標志輔助進位標志輔助進位標志零標志零標志符號標志符號標志溢出標志溢出標志進位標志進位標志CF：主要用來反映運算結果是否產生進位主要用來反映運算結果是否產生進位或借位。如果運算結果的最高位向前產生了一個進或借位。

15、如果運算結果的最高位向前產生了一個進位（加法）或借位（減法），則其值為位（加法）或借位（減法），則其值為1，否則其值，否則其值為為0 。使用該標志位的情況有：多字使用該標志位的情況有：多字(字節字節)數的加減運算，數的加減運算，移位操作，字移位操作，字(字節字節)之間移位，專門改變之間移位，專門改變CF值的指值的指令等。令等。狀態標志位狀態標志位 奇偶標志奇偶標志PF：用于反映運算結果中：用于反映運算結果中“1”的個數的奇的個數的奇偶性。若運算結果低偶性。若運算結果低8位中位中“1”的個數為偶數，則的個數為偶數，則PF1；否則否則PF0。利用利用PF可進行奇偶校驗檢查，或產生奇偶校驗位。可進行

16、奇偶校驗檢查，或產生奇偶校驗位。零標志零標志ZF：用來反映運算結果是否為：用來反映運算結果是否為0。如果運算結。如果運算結果為果為0，則其值為，則其值為1，否則為，否則為0。輔助進位輔助進位AF ：算術運算時，：算術運算時， 若低字節中低若低字節中低 4 位（即第位（即第3位）產生進位（加法）或借位（減法）時，則位）產生進位（加法）或借位（減法）時，則AF置置“1”, 否則清否則清“0”。AF用于用于BCD運算中判別是否需要進運算中判別是否需要進行十進制調整。行十進制調整。 符號標志符號標志SF：用來反映運算結果的符號位，它與運算用來反映運算結果的符號位，它與運算結果的最高位一致。在微機系統中

17、，有符號數采用補結果的最高位一致。在微機系統中，有符號數采用補碼表示法，所以，碼表示法，所以，SF也就反映運算結果的正負號。運也就反映運算結果的正負號。運算結果為正數時，算結果為正數時，SF的值為的值為0，否則其值為，否則其值為1。溢出標志溢出標志OF：用于反映帶符號數加減運算所得結果是用于反映帶符號數加減運算所得結果是否溢出。如果運算結果超過當前運算位數所能表示的否溢出。如果運算結果超過當前運算位數所能表示的范圍，則稱為溢出，范圍，則稱為溢出，OF的值被置為的值被置為1，否則，否則，OF的值的值被清為被清為0。對于以上對于以上6個運算結果標志位，一般編程情況下標志個運算結果標志位，一般編程情

18、況下標志位位CF、ZF、SF和和OF的使用頻率較高，而標志位的使用頻率較高，而標志位PF和和AF的使用頻率較低。的使用頻率較低。【例例2.1】將數將數5439H與數與數456AH相加，并分析相加運相加，并分析相加運算對標志位的影響。算對標志位的影響。 CF=0，PF=1，AF=1，ZF=0，OF=1 控制標志位控制標志位 控制標志位控制標志位：用來控制：用來控制CPU的操作，通過的操作，通過專門的指令專門的指令才能使之發才能使之發生改變。生改變。 單步標志單步標志TF ：當被置為當被置為1時，時，CPU進入單步執行方式，即每執行進入單步執行方式，即每執行一條指令，產生一個單步中斷請求。這種方式

19、主要用于程序的調一條指令，產生一個單步中斷請求。這種方式主要用于程序的調試。指令系統中沒有專門的指令來改變試。指令系統中沒有專門的指令來改變TF的值。的值。方向標志方向標志DF：用來決定在串操作指令執行時有關指針寄存器發用來決定在串操作指令執行時有關指針寄存器發生調整的生調整的方向方向。具體規定在字符串操作指令中給出。具體規定在字符串操作指令中給出。中斷允許標志中斷允許標志IF：用來決定用來決定CPU是否響應是否響應CPU外部的可屏蔽中斷外部的可屏蔽中斷發出的中斷請求。具體規定為：當發出的中斷請求。具體規定為：當IF=1時，時，CPU響應響應 ；當；當IF=0時，時，CPU不響應。不響應。對于

20、對于DF與與IF，CPU都提供了專門的用于改變它們值的指令。都提供了專門的用于改變它們值的指令。專門存放專門存放段地址段地址的寄存器稱為段寄存器，的寄存器稱為段寄存器，8086共有共有4個：個： CS代碼段段寄存器；代碼段段寄存器； DS數據段段寄存器；數據段段寄存器； ES附加段段寄存器附加段段寄存器 ； SS堆棧段段寄存器。堆棧段段寄存器。段寄存器都為段寄存器都為16位，作用為：存放各個段的段地址。位，作用為：存放各個段的段地址。5 5、段寄存器段寄存器、存儲單元的地址和內容、存儲單元的地址和內容8086CPU有有20根地址線，可訪問的字節單元地址范圍為根地址線，可訪問的字節單元地址范圍為

21、00000HFFFFFH ,也就是也就是1MB的尋址空間。的尋址空間。（1）物理地址物理地址：為了標識和存取每一個存儲單元，以正確地存：為了標識和存取每一個存儲單元，以正確地存放或取出信息，給每個存儲單元規定一個惟一的地址。放或取出信息，給每個存儲單元規定一個惟一的地址。 說明說明：（：（1）物理地址的空間：呈線性增長，地址從物理地址的空間：呈線性增長，地址從0開始編號，開始編號，順序地每次加順序地每次加1。（2）物理地址的表示：在）物理地址的表示：在機器里用無符號二進制數機器里用無符號二進制數表示，表示，書寫書寫格式格式為十六進制數。如為十六進制數。如23450H、0A209FH。（3） 8

22、086計算機的內存以字節編址（數據在內存中計算機的內存以字節編址（數據在內存中以字節為單以字節為單位位進行存儲），每個內存單元都有一個惟一的地址，可存放一進行存儲），每個內存單元都有一個惟一的地址，可存放一個字節。字節是個字節。字節是8086中最基本的數據中最基本的數據存取存取單位。單位。三、三、8086微處理器的存儲器組織及輸入微處理器的存儲器組織及輸入/輸出結構輸出結構 如何存取如何存取1個字個字或或雙字雙字呢？呢？個字占據個字占據兩個相鄰的內存單元，兩個相鄰的內存單元，低字節放在低地址單元，低字節放在低地址單元，高字節放在高地址單元；高字節放在高地址單元；字的地址由其低地址來表示字的地址

23、由其低地址來表示。雙字雙字類似字。類似字。對于同一個內存地址，既可以看作是字節單元的地址，也可對于同一個內存地址，既可以看作是字節單元的地址，也可以看作是字或雙字單元的地址，取決于存取的以看作是字或雙字單元的地址，取決于存取的數據類型數據類型。物理地址順序排列示意圖物理地址順序排列示意圖 （2）存儲單元的內容存儲單元的內容 ：一個存儲單元中所存放的信息：一個存儲單元中所存放的信息說明說明：（：（1）數據的存儲格式（數據的存儲格式（2）地址和內容的表示格式：用）地址和內容的表示格式：用“（）（）”或或” ”。在編程中，若用。在編程中，若用X表示某存儲單元的地址，表示某存儲單元的地址，則則X表示表

24、示X單元的內容，并且可以嵌套。（單元的內容，并且可以嵌套。（3）存儲器的特性：）存儲器的特性：新信息存入覆蓋原有信息。新信息存入覆蓋原有信息。如圖中，物理地址為如圖中，物理地址為00003H的字節內容為的字節內容為3AH，文字敘述中，文字敘述中可表示為：（可表示為：（00003H）= 3AH，字內容為，字內容為563AH，雙字內容，雙字內容為為00FF563AH 2存儲器的分段和物理地址的形成存儲器的分段和物理地址的形成 （1）存儲器的分段）存儲器的分段為何分段：為何分段：CPU有有20根地址線，可直接訪問的物理空間為根地址線，可直接訪問的物理空間為1M個個字節，編碼區間為：字節，編碼區間為：

25、00000HFFFFFH。而。而CPU的數據總線是的數據總線是16位，寄存器也是位，寄存器也是16位或位，它們的編碼范圍僅為：位或位，它們的編碼范圍僅為：0000HFFFFH, 16位寄存器無法存放位寄存器無法存放20位地址。如果用位地址。如果用16位寄存位寄存器來訪問內存的話，則只能訪問內存的器來訪問內存的話，則只能訪問內存的最低端最低端64KB，其它的內存，其它的內存將無法訪問。為了能用將無法訪問。為了能用16位寄存器有效地訪問位寄存器有效地訪問1M的存儲空間，的存儲空間，16位位CPU采用了內存分段的管理模式。采用了內存分段的管理模式。段的分法和地址的表示法：把段的分法和地址的表示法：把

26、1MB內存空間劃分成若干個內存空間劃分成若干個邏輯段邏輯段（簡稱為段）（簡稱為段） ，每個段的要求為，每個段的要求為： 段的段的起始地址起始地址(簡稱為簡稱為段地址段地址)必須是必須是16的倍數的倍數，即，即最低最低4位位二二進制必須全為進制必須全為0； 邏輯段的最大容量為邏輯段的最大容量為64KB。邏輯段之間可以邏輯段之間可以重疊重疊，也可以不重疊，可以連續也可以不連續，也可以不重疊，可以連續也可以不連續，如圖中，其中有相連的段如圖中，其中有相連的段(如：如：C和和D段段)、不相連的段、不相連的段(如：如：A和和B段段)以及相互重疊的段以及相互重疊的段(如：如：B和和C段段)段的段的起始地址

27、起始地址的的計算計算和和分配分配通常由操作系統完成通常由操作系統完成說明說明：段地址段地址表示段的起始地址表示段的起始地址(xxxxxH)，并不是任意一個單元的地址都能作段的起并不是任意一個單元的地址都能作段的起始地址，只有形式為始地址，只有形式為xxxx0H的地址才能作的地址才能作段的起始地址，該起始地址存入段的起始地址，該起始地址存入16位寄存位寄存器時，將器時，將0省略省略即可。存放在即可。存放在CS、DS、SS、ES段寄存器中。段寄存器中。存儲器采用分段結構以后，對內存的訪問就可以使用存儲器采用分段結構以后，對內存的訪問就可以使用 兩種地址兩種地址：邏輯地址和物理地址。邏輯地址和物理地

28、址。邏輯地址邏輯地址：編程編程時所使用的地址（程序設計時所涉及的地址是時所使用的地址（程序設計時所涉及的地址是邏輯地址而不是物理地址）。編程時不需要知道產生的代碼邏輯地址而不是物理地址）。編程時不需要知道產生的代碼或數據在存儲器中的具體物理位置。這樣可以簡化存儲資源或數據在存儲器中的具體物理位置。這樣可以簡化存儲資源的動態管理。表示為：的動態管理。表示為：段地址段地址:偏移地址偏移地址（2）邏輯地址與物理地址）邏輯地址與物理地址偏移地址偏移地址（段內偏移或有效地址或偏移量）：是所訪問的（段內偏移或有效地址或偏移量）：是所訪問的存儲單元距段的起始地址之間的存儲單元距段的起始地址之間的字節距離字節

29、距離。“段地值段地值”和和“偏移地址偏移地址”均是均是16位位的。的。“段地值段地值”由段寄存由段寄存器器CS、DS、SS、ES提供；提供；“偏移地址偏移地址”由由BX、BP、SP、SI、DI、IP或以這些寄存器的組合形式來提供。或以這些寄存器的組合形式來提供。邏輯地址是用戶進行邏輯地址是用戶進行程序設計程序設計時采用的地址；物理地址是存儲時采用的地址；物理地址是存儲單元的單元的實際地址實際地址，是，是CPU和內存儲器進行數據交換時所使用的和內存儲器進行數據交換時所使用的地址地址；同一個物理地址可以對應有多個邏輯地址。只要有邏輯同一個物理地址可以對應有多個邏輯地址。只要有邏輯地址，就可以通過轉

30、換對其所對應的物理地址進行訪問。地址，就可以通過轉換對其所對應的物理地址進行訪問。 具體具體轉換方法轉換方法：將段寄存器中的：將段寄存器中的16位位“段地值段地值”左移左移4位位(低位低位補補0)，再與，再與16位的位的“偏移地址偏移地址”相加，即可得到所訪問存儲單相加，即可得到所訪問存儲單元的物理地址元的物理地址(20位地址加法器，用來形成20位的物理地址。，如下圖所示。如下圖所示。物理地址物理地址：是數據在：是數據在存儲器中實際存放存儲器中實際存放的地址，是的地址，是CPU訪問存訪問存儲器時實際輸出的地址。對于儲器時實際輸出的地址。對于8086CPU來說，存儲空間為來說，存儲空間為2201

31、MB單元，地址范圍從單元，地址范圍從00000H到到FFFFFH。CPU與與內存儲器內存儲器交交換數據時所使用的就是這樣的物理地址換數據時所使用的就是這樣的物理地址。存儲器的分段結構和物理地址的形成存儲器的分段結構和物理地址的形成 段地址段地址0 0 0 00 0 0 03 2 1 03 2 1 015 015 0偏移地址偏移地址地址加法器地址加法器物理地址物理地址15150 01919.20000H20000H25F60H25F60H25F61H25F61H25F62H25F62H25F63H25F63H2000H2000H段地址段地址邏邏輯輯地地址址段內偏移地址段內偏移地址5F62H5F6

32、2H物理地址的形成物理地址的形成邏輯地址與物理地址邏輯地址與物理地址上述由邏輯地址轉換為物理地址的過程也可以表示成如上述由邏輯地址轉換為物理地址的過程也可以表示成如下計算公式：下計算公式： 物理地址段地值物理地址段地值16+偏移地址偏移地址其中其中“段地值段地值16”，在微處理器中是通過將段寄存器的，在微處理器中是通過將段寄存器的內容左移內容左移4位位(低位補低位補0)來實現的，與偏移地址相加的來實現的，與偏移地址相加的操作由地址加法器來完成。操作由地址加法器來完成。說明：每個存儲單元有說明：每個存儲單元有惟一的物理地址惟一的物理地址，但它可以由不同的，但它可以由不同的“段地址段地址”和和“偏

33、移地址偏移地址”轉換而來，這只要把段地址和偏轉換而來，這只要把段地址和偏移地址改變為相應的值即可。也就是說，移地址改變為相應的值即可。也就是說，同一個物理地址可同一個物理地址可以由不同的邏輯地址來構成。以由不同的邏輯地址來構成。或者說，同一個物理地址與多或者說，同一個物理地址與多個邏輯地址相對應。個邏輯地址相對應。例如：以下例如：以下 3個個邏輯地址邏輯地址 段地址為段地址為2000H，偏移地址偏移地址5000H 段地址為段地址為2100H，偏移地址偏移地址4000H 段地址為段地址為2200H，偏移地址偏移地址3000H對應對應同一個物理地址同一個物理地址 25000H。（3）段寄存器的引用

34、）段寄存器的引用 段寄存器是因為對內存的分段管理而設置的。段寄存器是因為對內存的分段管理而設置的。8086 CPU提供有提供有4個段寄存器個段寄存器 （CS、DS、ES、SS），），所以，其程序可同時訪所以，其程序可同時訪問問4個不同含義的段。個不同含義的段。段寄存器及其偏移地址的引用關系如圖段寄存器及其偏移地址的引用關系如圖 。CS指向存放程序的邏輯段，指向存放程序的邏輯段，IP是用來存放下是用來存放下條待執行的指令在該段的偏移地址，它們合在條待執行的指令在該段的偏移地址，它們合在一起可在該內存段內取到一起可在該內存段內取到下次要執行的指令下次要執行的指令。SS指向用于堆棧的邏輯段，指向用于

35、堆棧的邏輯段，SP是用來指向是用來指向該堆棧的該堆棧的棧頂棧頂，它們合在一起可訪問棧頂單元。另外，當偏移，它們合在一起可訪問棧頂單元。另外，當偏移地址用到了指針寄存器地址用到了指針寄存器BP，則其缺省的段寄存器也是則其缺省的段寄存器也是SS，并且并且用用BP可訪問可訪問整個堆棧整個堆棧。 DS指向數據段，指向數據段，ES指向附加段，在存取操作數時，二者之指向附加段，在存取操作數時，二者之一和一個偏移地址合并就可得到存儲單元的物理地址。該偏一和一個偏移地址合并就可得到存儲單元的物理地址。該偏移地址可以是移地址可以是具體數值、符號地址具體數值、符號地址和和指針寄存器的值指針寄存器的值等之一，等之一

36、，具具體情況將由指令的體情況將由指令的尋址方式尋址方式來決定來決定 。 說明說明：缺省的數據段寄存器是：缺省的數據段寄存器是DS，只只有一個例外，即：在進行有一個例外，即：在進行串操作串操作時，其目的時，其目的地址的段寄存器規定為地址的段寄存器規定為ES。當然，在一般當然，在一般指令中，我們還可以用指令中，我們還可以用“段超越段超越”的方法來改變操作數的段的方法來改變操作數的段寄存器寄存器 ：MOVAX, ES:2000H （4） 段寄存器及其指針寄存器的引用關系段寄存器及其指針寄存器的引用關系 38086 CPU的的I/O結構結構 8086 CPU用地址總線的用地址總線的低低16位位A15A

37、0尋址端口地址，供可以尋址端口地址，供可以訪問的訪問的I/O端口地址共有端口地址共有216=64K個，其地址范圍為個，其地址范圍為0000HFFFFH，但實際上只使用了，但實際上只使用了A9A0 共共10 條地址線作為條地址線作為I/O 端端口的尋址線，故最多可尋址口的尋址線，故最多可尋址1024個端口地址，地址范圍為個端口地址，地址范圍為0000H03FFH。 根據所連的根據所連的存儲器和外設存儲器和外設的規模，的規模， 8086可以有可以有兩種兩種不同的工不同的工作模式。作模式。最小模式最小模式：系統中只有：系統中只有一個一個8086微處理器的情況，所有的總微處理器的情況，所有的總線控制信

38、號都直接由線控制信號都直接由8086 CPU產生；產生；最大模式最大模式：系統中總是包含：系統中總是包含兩個兩個或或多個多個微處理器，其中一個主微處理器，其中一個主處理器就是處理器就是8086，其它的處理器稱為協處理器，其它的處理器稱為協處理器 q 引腳引腳33決定工作模式決定工作模式: q 兩種模式下引腳兩種模式下引腳2431有不同的名稱和意義有不同的名稱和意義一、一、8086 CPU的兩種工作模式的兩種工作模式2.2Intel 8086微處理器的引腳功能及工作模式 二、二、8086CPU的引腳及其功能的引腳及其功能學習引腳說明：學習引腳說明： 引腳功能引腳功能 引腳所起的作用，從引腳名稱上

39、大致可以反映出引腳所起的作用，從引腳名稱上大致可以反映出來，是記憶的基礎。有的引腳功能單一；有的引腳配合不同的來，是記憶的基礎。有的引腳功能單一；有的引腳配合不同的用法有不同的功能；有的引腳在不同的時間段里有著不同的功用法有不同的功能；有的引腳在不同的時間段里有著不同的功能；還有的引腳可以通過初始化編程來設計它的功能和屬性。能；還有的引腳可以通過初始化編程來設計它的功能和屬性。 引腳的流向引腳的流向 指引腳的方向是從芯片本身流向外部（輸出）指引腳的方向是從芯片本身流向外部（輸出）還是從外部流入芯片（輸入），抑或是雙向。譬如，還是從外部流入芯片（輸入），抑或是雙向。譬如，CPU的地的地址線是輸出

40、的；數據線是雙向的；部分控制線是輸出的，部分址線是輸出的；數據線是雙向的；部分控制線是輸出的，部分控制線是輸入的控制線是輸入的 有效方式有效方式 引腳發揮作用時的特征。引腳有兩種有效方式，引腳發揮作用時的特征。引腳有兩種有效方式，一種是電平有效（高電平和低電平），另一種是邊沿有效（上一種是電平有效（高電平和低電平），另一種是邊沿有效（上升沿有效和下降沿有效，主要針對輸入）。低電平有效的引腳升沿有效和下降沿有效，主要針對輸入）。低電平有效的引腳通常在引腳名上加一條小橫線通常在引腳名上加一條小橫線 8086微處理器是一微處理器是一個雙列直插式、具個雙列直插式、具有有40個個引腳的器件，引腳的器件，

41、受封裝引線數目限受封裝引線數目限制，涉及某些引線制，涉及某些引線用來傳送多于一種用來傳送多于一種類型的信號類型的信號1兩種工作模式下具有相同功能的引腳兩種工作模式下具有相同功能的引腳 （1）GND、VCC，地和電源，地和電源 第第1、20腳為地；第腳為地；第40腳為電源，腳為電源，8086用單一的十用單一的十5V電壓電壓（2）AD0AD15(雙向，三態雙向，三態)地址數據的復用引腳線。采用地址數據的復用引腳線。采用分時分時的多路轉換方法實現對地的多路轉換方法實現對地址線和數據線的復用。在總線周期的址線和數據線的復用。在總線周期的T1狀態，狀態，用來輸出要訪問用來輸出要訪問的存儲器或的存儲器或I

42、O端口的端口的地址地址。在隨后的。在隨后的T狀態，即使這些線用狀態，即使這些線用作數據線，而作數據線，而16位地址線的地址在這個位地址線的地址在這個T卻被記錄保存下來，卻被記錄保存下來，并送到地址總線上。可見對復用信號是使用并送到地址總線上。可見對復用信號是使用時間時間來加以劃分的。來加以劃分的。它要求在它要求在T1狀態線出現狀態線出現16位地址時，用位地址時，用地址鎖存器地址鎖存器加以鎖存。加以鎖存。（3）Al9S6Al6S3 地址狀態復用引腳，輸出地址狀態復用引腳，輸出在總線周期的在總線周期的T1狀態，這些引腳表示為最高狀態，這些引腳表示為最高4位的地址線，這位的地址線，這時，同樣時，同樣

43、需要地址鎖存器對高需要地址鎖存器對高4位地址加以鎖存位地址加以鎖存。在其他在其他T狀態，用作提供狀態信息。其中：狀態，用作提供狀態信息。其中：S6為為0用來指示用來指示8086當前與總線相連，所以，在當前與總線相連，所以，在T2、T3、Tw和和T4狀態，狀態，8086總是使總是使S6等于等于0（低），以表示（低），以表示8086當前連在總當前連在總線上。線上。S5：標志寄存器中中斷允許標志的狀態位，如為：標志寄存器中中斷允許標志的狀態位，如為1，表示當前，表示當前允許可屏蔽中斷請求，如為允許可屏蔽中斷請求，如為0，則禁止一切可屏蔽中斷。則禁止一切可屏蔽中斷。 S4和和S3：組合起來指出當前正在

44、使用哪個段寄存器，具體規：組合起來指出當前正在使用哪個段寄存器，具體規定如下表所示。定如下表所示。 （4）NMI 非屏蔽中斷輸入引腳非屏蔽中斷輸入引腳是一個由低到高的上升沿。不受中斷允許標志是一個由低到高的上升沿。不受中斷允許標志IF的影響，也的影響，也不能用軟件進行屏蔽。每當不能用軟件進行屏蔽。每當NMI端進入一個正沿觸發信號時，端進入一個正沿觸發信號時，CPU就會在結束當前指令后，執行對應于中斷類型號為就會在結束當前指令后，執行對應于中斷類型號為2的非的非屏蔽中斷處理程序。屏蔽中斷處理程序。（5）INTR 可屏蔽中斷請求信號，可屏蔽中斷請求信號，輸入輸入CPU在執行每條指令的最后一個時鐘周

45、期后對該信號進行采在執行每條指令的最后一個時鐘周期后對該信號進行采樣，樣，如果如果IF為為1，并且又接收到，并且又接收到INTR信號，信號，CPU就會在結束就會在結束當前指令后當前指令后，響應中斷請求，執行一個中斷處理子程序。，響應中斷請求，執行一個中斷處理子程序。（6）RD 讀信號讀信號，輸出，輸出指出將要執行一個對內存或指出將要執行一個對內存或IO端口的讀操作。具體到底是端口的讀操作。具體到底是讀取內存單元中的數據還是讀取內存單元中的數據還是IO端口中的數據，這決定于端口中的數據，這決定于M/IO信號。信號。（7）CIK 時鐘輸入時鐘輸入為為CPU和總線控制邏輯電路提供定時手段。對時鐘信號

46、要求：和總線控制邏輯電路提供定時手段。對時鐘信號要求：13周期為高電平，周期為高電平，23周期為低電平。周期為低電平。 8086的標準時鐘頻的標準時鐘頻率為率為8MHz。（8）RESET 復位輸入信號復位輸入信號8086要求復位信號至少維持要求復位信號至少維持4個時鐘周期的高電平才有效。個時鐘周期的高電平才有效。復復位信號來到后，位信號來到后，CPU便結束當前操作，并對標志寄存器、便結束當前操作，并對標志寄存器、IP、DS、SS、ES及指令隊列清零，而將及指令隊列清零，而將CS設置為設置為FFFFH。 （9）READY “準備好準備好”信號輸入信號輸入“準備好準備好”信號是由所訪問的存儲器或者

47、信號是由所訪問的存儲器或者IO設備發來的響應設備發來的響應信號，高電平有效。信號，高電平有效。CPU在每個總線周期的在每個總線周期的T3狀態開始對狀態開始對READY信號進行采樣信號進行采樣（10）TEST 測試信號輸入測試信號輸入測試信號是和指令測試信號是和指令WAIT結合起來使用的，在結合起來使用的，在CPU執行執行WAIT指指令時，令時，CPU處于空轉狀態進行等待；當處于空轉狀態進行等待；當8086的測試信號有效的測試信號有效時，等待狀態結束，時，等待狀態結束，CPU繼續往下執行被暫停的指令。繼續往下執行被暫停的指令。（11）MNMX 最小最大組態控制信號輸入最小最大組態控制信號輸入如果

48、此引腳固定接為如果此引腳固定接為+5v，則，則CPU處于處于最小最小組態；如果接組態；如果接地地，則則CPU處于處于最大最大組態。組態。 上述信號是上述信號是8086工作在最小模式和最大模式時都要用到的。工作在最小模式和最大模式時都要用到的。此外，此外，8086第第243l腳還有腳還有8個控制信號，它們在最小模式和個控制信號，它們在最小模式和最大模式下有不同的名稱和定義。最大模式下有不同的名稱和定義。2、最小模式下的引腳信號、最小模式下的引腳信號 （1）INTA 中斷響應信號中斷響應信號，輸出，輸出用來對外設的中斷請求作出響應。用來對外設的中斷請求作出響應。中斷響應周期中斷響應周期由兩個連續的

49、由兩個連續的總線周期組成，在每個響應周期的總線周期組成，在每個響應周期的T2，T3和和TW狀態，狀態，INTA均均為有效，在第二個中斷響應周期，外設端口往數據總線上發送為有效，在第二個中斷響應周期，外設端口往數據總線上發送中斷類型號，中斷類型號，CPU根據中斷向量而轉向中斷處理程序。根據中斷向量而轉向中斷處理程序。（2）ALE 地址鎖存允許信號地址鎖存允許信號，輸出，輸出 第第25腳是腳是8086提供給地址鎖存器提供給地址鎖存器 82828283的控制信號，高的控制信號，高電平有效。在電平有效。在T1狀態，當地址數據復用線狀態，當地址數據復用線AD15AD0和地址和地址狀態服用線狀態服用線A1

50、9A6A16S3上出現地址信號時，上出現地址信號時，CPU提供提供ALE有效電平，將地址信息鎖存到地址鎖存器中。有效電平，將地址信息鎖存到地址鎖存器中。（3）DEN 數據允許信號數據允許信號在用在用82868287作為數據總線收發器時，作為數據總線收發器時，DEN為收發器提供一為收發器提供一個控制信號，表示個控制信號，表示CPU當前準備發送或接收一個數據。當前準備發送或接收一個數據。（4）DTR 數據收數據收發信號，輸出發信號，輸出在使用在使用82868287作為數據總線收發器時，作為數據總線收發器時，DT/R信號用來控信號用來控制制82868287的數據傳送方向的數據傳送方向。如果。如果DT

51、/R為高電平，則進行為高電平，則進行數據發送；如果數據發送；如果DTR為低電平，則進行數據接收。在為低電平，則進行數據接收。在DMA方式時，方式時，DTR被浮置為高阻狀態。被浮置為高阻狀態。 （5）MIO 存儲器輸入輸出控制信號，輸出存儲器輸入輸出控制信號，輸出CPU進行存儲器訪問還是輸入輸出訪問的控制信號進行存儲器訪問還是輸入輸出訪問的控制信號。在。在8086中，如為高電平，表示中，如為高電平，表示CPU和輸入輸出端口之間進行數據傳和輸入輸出端口之間進行數據傳輸；如為低電平，表示輸；如為低電平，表示CPU和存儲器之間進行數據傳輸。在和存儲器之間進行數據傳輸。在8088中，此引腳的電平狀態與中

52、，此引腳的電平狀態與8086相反。相反。 （6）WR 寫信號輸出寫信號輸出WR有效時，表示有效時，表示CPU當前正在進行存儲器或當前正在進行存儲器或IO寫操作，具寫操作，具體到底為哪種寫操作，則由體到底為哪種寫操作，則由MIO信號決定。信號決定。 （7）HOLD 總線保持請求信號輸入總線保持請求信號輸入 第第3l腳在最小組態下作為其他部件向腳在最小組態下作為其他部件向CPU發出總線請求發出總線請求信號的輸入端。當系統中信號的輸入端。當系統中CPU之外的另一個主模塊要求占之外的另一個主模塊要求占用總線時，通過此引腳向用總線時，通過此引腳向CPU發一個高電平的請求信號。發一個高電平的請求信號。這時

53、，如果這時，如果CPU允許讓出總線，就在當前總線周期完成時，允許讓出總線，就在當前總線周期完成時，于于T4狀態從狀態從HLDA引腳發出一個回答信號，對剛才的引腳發出一個回答信號，對剛才的HOLD請求作出響應。請求作出響應。 （8）HLDA 總線保持響應信號輸出總線保持響應信號輸出 第第30腳為總線保持響應信號的輸出端，高電平有效。當腳為總線保持響應信號的輸出端，高電平有效。當HLDA有效時，表示有效時，表示CPU對其他主部件的總線請求作出響對其他主部件的總線請求作出響應，同時，所有與三態門相接的應，同時，所有與三態門相接的CPU的引腳呈現高阻抗，的引腳呈現高阻抗，從而讓出了總線。從而讓出了總線

54、。3、最大模式下的引腳信號、最大模式下的引腳信號 （1） 總線周期狀態信號（輸出，低電平有效）總線周期狀態信號（輸出，低電平有效）總線周期狀態信號輸出，分別對應最小方式的總線周期狀態信號輸出，分別對應最小方式的DEN,DT/R,M/IO （2） 總線請求信號輸入總線請求允許信號輸出總線請求信號輸入總線請求允許信號輸出 在最大組態下，這在最大組態下，這2個信號端可供個信號端可供CPU以外的以外的2個處理器用個處理器用來發出使用總線的請求信號和接收來發出使用總線的請求信號和接收CPU對總線請求回答信號。對總線請求回答信號。（3） 總線封鎖信號輸出總線封鎖信號輸出 第第29腳在最大模式下為總線封鎖信

55、號輸出端。當腳在最大模式下為總線封鎖信號輸出端。當 為低為低電平時，電平時，系統中其他總線主部件就不能占有總線系統中其他總線主部件就不能占有總線。 信號信號是由指令前綴是由指令前綴 產生。產生。在在DMA期間，期間， 端被浮空而處于高阻狀態。端被浮空而處于高阻狀態。 LOCKLOCKLOCKLOCKLOCK1RQ/ GT0RQ / GT、 （4）QS1、QS0指令隊列狀態信號，輸出指令隊列狀態信號，輸出這兩個信號的組合提供了這兩個信號的組合提供了前一個時鐘周期中的指令隊列前一個時鐘周期中的指令隊列的狀的狀態，具體的代碼組合對應的含義見下表：態，具體的代碼組合對應的含義見下表：4、8086微處理

56、器的工作模式及系統結構微處理器的工作模式及系統結構 +5V8284AOE地址鎖存器STB8282（3片）BHE地址總線收發器OE（2片）T（可選）8286數據總線控制總線READYRESET CLK RESETREADYMN/MXALEBHEA19A16AD15AD08086DENDT/RM/IOWRRDHOLDHLDA GND INTRINTA圖2.11 8086最小工作模式的典型配置當當CPU的的 引腳引腳接接5V時，時，8086工工作于最小模式。在這作于最小模式。在這種模式中，系統所有種模式中，系統所有的總線控制信號都直的總線控制信號都直接由接由8086產生，系統產生，系統中的總線控制邏

57、輯電中的總線控制邏輯電路被減到最少路被減到最少 MN / MX4、8086微處理器的工作模式及系統結構微處理器的工作模式及系統結構 當當CPU的的 引腳引腳接地時，接地時，8086工作于工作于最大模式。在這種模最大模式。在這種模式中，系統的許多控式中，系統的許多控制信號不再由制信號不再由8086直直接發出，而是由總線接發出，而是由總線控制器控制器8288對對8086發出的控制信號進行發出的控制信號進行變換和組合，從而得變換和組合，從而得到各種系統控制信號到各種系統控制信號 MN / MX2.3 8086 微處理器的總線操作與時序 CPU在時鐘信號的控制下工作在時鐘信號的控制下工作時鐘信號時鐘信

58、號是一個按一定電壓幅度，是一個按一定電壓幅度， 一定時間間隔發出的脈沖信號。一定時間間隔發出的脈沖信號。相鄰兩個脈沖之間的時間間隔，稱為一個相鄰兩個脈沖之間的時間間隔，稱為一個時鐘周期時鐘周期，又稱，又稱 T狀態狀態（T周期周期） CPU所有的操作都以時鐘信號為基準，所有的操作都以時鐘信號為基準，CPU 按嚴格的時間標按嚴格的時間標準發出地址，控制信號，存儲器、接口也按嚴格的時間標準送出準發出地址，控制信號，存儲器、接口也按嚴格的時間標準送出或接受數據。這個時間標準就是由時鐘信號確定。或接受數據。這個時間標準就是由時鐘信號確定。 CPU的主頻或內頻指的主頻或內頻指CPU的內部工作頻率。主頻是表

59、示的內部工作頻率。主頻是表示CPU工作速度的重要指標，在工作速度的重要指標，在 CPU其它性能指標相同時其它性能指標相同時, 主頻越高主頻越高, CPU 的速度越快的速度越快一、時鐘信號一、時鐘信號 CPU通過總線完成與存儲器、通過總線完成與存儲器、I/O端口之間的操作，統稱為總端口之間的操作，統稱為總線操作。執行一個線操作。執行一個總線操作總線操作所需要的時間稱為所需要的時間稱為總線周期，總線周期，一個一個基本的總線周期通常包含基本的總線周期通常包含 4 個個T狀態，狀態， 按時間的先后順序分別稱為按時間的先后順序分別稱為T1、T2、T3、T4總線周期總線周期Tw指令周期：指令周期：執行一條指令所需要的時間，是取指令、執行指令、執行一條指令所需要的時間，是取指令、執行指令、取操作數、存放結果所需時間的總和，一般以總線周期為單位。取操作數、存放結果所需時間的總和，一般以總線周期為單位。故一個指令周期通常包含若干個總線周期故一個指令周期通常包含若