1、精選優質文檔-傾情為你奉上計算機組成原理試卷一、選擇題（共20分，每題1分）1CPU響應中斷的時間是_ C _。A中斷源提出請求；B取指周期結束；C執行周期結束；D間址周期結束。2下列說法中_c_是正確的。A加法指令的執行周期一定要訪存；B加法指令的執行周期一定不訪存；C指令的地址碼給出存儲器地址的加法指令，在執行周期一定訪存；D指令的地址碼給出存儲器地址的加法指令，在執行周期不一定訪存。3垂直型微指令的特點是_c_。A微指令格式垂直表示；B控制信號經過編碼產生；C采用微操作碼；D采用微指令碼。4基址尋址方式中，操作數的有效地址是_A_。A基址寄存器內容加上形式地址（位移量）； B程序計數器內

2、容加上形式地址；C變址寄存器內容加上形式地址；D寄存器內容加上形式地址。5常用的虛擬存儲器尋址系統由_A_兩級存儲器組成。A主存輔存；BCache主存；CCache輔存；D主存硬盤。6DMA訪問主存時，讓CPU處于等待狀態，等DMA的一批數據訪問結束后，CPU再恢復工作，這種情況稱作_A_。A停止CPU訪問主存；B周期挪用；CDMA與CPU交替訪問；DDMA。7在運算器中不包含_D_。A狀態寄存器；B數據總線；CALU；D地址寄存器。8計算機操作的最小單位時間是_A_。A時鐘周期；B指令周期；CCPU周期；D中斷周期。9用以指定待執行指令所在地址的是_C_。A指令寄存器；B數據計數器；C程序計

3、數器；pc D累加器。10下列描述中_B_是正確的。A控制器能理解、解釋并執行所有的指令及存儲結果；B一臺計算機包括輸入、輸出、控制、存儲及算邏運算五個單元；C所有的數據運算都在CPU的控制器中完成；D以上答案都正確。11總線通信中的同步控制是_B_。A只適合于CPU控制的方式；B由統一時序控制的方式；C只適合于外圍設備控制的方式；D只適合于主存。12一個16K×32位的存儲器，其地址線和數據線的總和是B_。14+32=46A48；B46；C36；D32。13某計算機字長是16位，它的存儲容量是1MB，按字編址，它的尋址范圍是A_。1mb/2b=1024kb/2b=512kA512K

4、；B1M；C512KB；D1MB。14以下_B_是錯誤的。（輸入輸出 4）A中斷服務程序可以是操作系統模塊； B中斷向量就是中斷服務程序的入口地址；C中斷向量法可以提高識別中斷源的速度；D軟件查詢法和硬件法都能找到中斷服務程序的入口地址。15浮點數的表示范圍和精度取決于_C_ 。A階碼的位數和尾數的機器數形式；B階碼的機器數形式和尾數的位數；C階碼的位數和尾數的位數；D階碼的機器數形式和尾數的機器數形式。16響應中斷請求的條件是_B_。A外設提出中斷；B外設工作完成和系統允許時；C外設工作完成和中斷標記觸發器為“1”時；DCPU提出中斷。17以下敘述中_B_是錯誤的。A取指令操作是控制器固有的

5、功能，不需要在操作碼控制下完成；B所有指令的取指令操作都是相同的；C在指令長度相同的情況下，所有指令的取指操作都是相同的；D一條指令包含取指、分析、執行三個階段。18下列敘述中_A_是錯誤的。A采用微程序控制器的處理器稱為微處理器；cpuB在微指令編碼中，編碼效率最低的是直接編碼方式；C在各種微地址形成方式中，增量計數器法需要的順序控制字段較短；DCMAR是控制器中存儲地址寄存器。19中斷向量可提供_C_。A被選中設備的地址； B傳送數據的起始地址；C中斷服務程序入口地址；D主程序的斷點地址。20在中斷周期中，將允許中斷觸發器置“0”的操作由A_完成。A硬件；B關中斷指令；C開中斷指令；D軟件

6、。二、填空題（共20分，每空1分）1在DMA方式中，CPU和DMA控制器通常采用三種方法來分時使用主存，它們是停止 CPU訪問主、周期挪用和DMA和CPU交替訪問主存。2設 n = 8 （不包括符號位），則原碼一位乘需做 8 次移位和最多 8 次加法，補碼Booth算法需做 8 次移位和最多 9 次加法。3設浮點數階碼為8位（含1位階符），尾數為24位（含1位數符），則32位二進制補碼浮點規格化數對應的十進制真值范圍是：最大正數為2127(1-223)，最小正數為2129，最大負數為2128(-21-223)，最小負數為-2127 。4一個總線傳輸周期包括 a 申請分配階段 B尋址階段C傳輸階

7、D結束階段5CPU采用同步控制方式時，控制器使用 機器周 和 節拍 組成的多極時序系統。6在組合邏輯控制器中，微操作控制信號由 指令操作碼 、 時序 和 狀態條件 決定。三、名詞解釋（共10分，每題2分）1機器周期 2周期挪用 3雙重分組跳躍進位 4水平型微指令 5超標量 四、計算題（5分）已知：A = ，B = 求：A+B補五、簡答題（15分）1某機主存容量為4M×16位，且存儲字長等于指令字長，若該機的指令系統具備97種操作。操作碼位數固定，且具有直接、間接、立即、相對、基址五種尋址方式。（5分）（1）畫出一地址指令格式并指出各字段的作用；（2）該指令直接尋址的最大范圍（十進制表

8、示）；（3）一次間址的尋址范圍（十進制表示）；（4）相對尋址的位移量（十進制表示）。2控制器中常采用哪些控制方式，各有何特點？ 3某機有五個中斷源，按中斷響應的優先順序由高到低為L0,L1,L2,L3,L4，現要求優先順序改為L4,L2,L3,L0,L1，寫出各中斷源的屏蔽字。（5分）中斷源屏蔽字0 1 2 3 4L0L1L2L3L4 1 1 0 0 0 0 1 0 0 0 1 1 1 1 0 1 1 o 1 0 1 1 1 1 1 六、問答題（20分）（1）畫出主機框圖（要求畫到寄存器級）；（2）若存儲器容量為64K×32位，指出圖中各寄存器的位數；（3）寫出組合邏輯控制器完成 S

9、TA X （X為主存地址）指令發出的全部微操作命令及節拍安排。（4）若采用微程序控制，還需增加哪些微操作？七、設計題（10分）設CPU共有16根地址線，8根數據線，并用作訪存控制信號（低電平有效），用作讀寫控制信號（高電平為讀，低電平為寫）。現有下列存儲芯片：1K×4位RAM，4K×8位RAM，2K×8位ROM，以及74138譯碼器和各種門電路，如圖所示。畫出CPU與存儲器連接圖，要求：（1）主存地址空間分配：8000H87FFH為系統程序區；8800H8BFFH為用戶程序區。（2）合理選用上述存儲芯片，說明各選幾片？（3）詳細畫出存儲芯片的片選邏輯。計算機組成原

10、理試題2一、選擇題（共20分，每題1分）1馮·諾伊曼機工作方式的基本特點是_B_。A多指令流單數據流；B按地址訪問并順序執行指令；C堆棧操作； D存儲器按內容選擇地址。2程序控制類指令的功能是_C_。A進行主存和CPU之間的數據傳送；B進行CPU和設備之間的數據傳送；C改變程序執行的順序； D一定是自動加+1。3水平型微指令的特點是_A_。A一次可以完成多個操作； B微指令的操作控制字段不進行編碼；C微指令的格式簡短； D微指令的格式較長。4存儲字長是指_B_。A存放在一個存儲單元中的二進制代碼組合；B存放在一個存儲單元中的二進制代碼位數；C存儲單元的個數； D機器指令的位數。5CP

11、U通過_B_啟動通道。A執行通道命令；B執行I/O指令；C發出中斷請求；D程序查詢。6對有關數據加以分類、統計、分析，這屬于計算機在_C_方面的應用。A數值計算；B輔助設計；C數據處理；D實時控制。7總線中地址線的作用是_C_。A只用于選擇存儲器單元； B由設備向主機提供地址；C用于選擇指定存儲器單元和I/O設備接口電路的地址；D即傳送地址又傳送數據。8總線的異步通信方式_A_。A不采用時鐘信號，只采用握手信號； B既采用時鐘信號，又采用握手信號；C既不采用時鐘信號，又不采用握手信號；D既采用時鐘信號，又采用握手信號。9存儲周期是指_C_。A存儲器的寫入時間； B存儲器進行連續寫操作允許的最短

12、間隔時間；C存儲器進行連續讀或寫操作所允許的最短間隔時間； D指令執行時間。10在程序的執行過程中，Cache與主存的地址映射是由_C_。A操作系統來管理的；B程序員調度的；C由硬件自動完成的；D用戶軟件完成。11以下敘述_C_是正確的。A外部設備一旦發出中斷請求，便立即得到CPU的響應；B外部設備一旦發出中斷請求，CPU應立即響應；C中斷方式一般用于處理隨機出現的服務請求；D程序查詢用于鍵盤中斷。12加法器采用先行進位的目的是_C_ 。A優化加法器的結構；B節省器材；C加速傳遞進位信號；D增強加法器結構。13變址尋址方式中，操作數的有效地址是_C_。A基址寄存器內容加上形式地址（位移量）；B

13、程序計數器內容加上形式地址；C變址寄存器內容加上形式地址；D寄存器內容加上形式地址。14指令寄存器的位數取決于_B_。A存儲器的容量；B指令字長；C機器字長；D存儲字長。15在控制器的控制方式中，機器周期內的時鐘周期個數可以不相同，這屬于A_。A同步控制；B異步控制；C聯合控制；D人工控制。16下列敘述中_B_是正確的。A控制器產生的所有控制信號稱為微指令；B微程序控制器比硬連線控制器更加靈活；C微處理器的程序稱為微程序；D指令就是微指令。17CPU中的譯碼器主要用于_B_ 。A地址譯碼；B指令譯碼；C選擇多路數據至ALU；D數據譯碼。18直接尋址的無條件轉移指令功能是將指令中的地址碼送入_A

14、_。APC； B地址寄存器；C累加器；DALU。19DMA方式的接口電路中有程序中斷部件，其作用是_C_。A實現數據傳送；B向CPU提出總線使用權；C向CPU提出傳輸結束；D發中斷請求。20下列器件中存取速度最快的是 C 。ACache；B主存；C寄存器；D輔存。二、填空題（共20分，每題1分）1完成一條指令一般分為 A 周期和 B 周期，前者完成 C 操作，后者完成 D 操作。2設指令字長等于存儲字長，均為24位，若某指令系統可完成108種操作，操作碼長度固定，且具有直接、間接（一次間址）、變址、基址、相對、立即等尋址方式，則在保證最大范圍內直接尋址的前提下，指令字中操作碼占 A 位，尋址特

15、征位占 B 位，可直接尋址的范圍是 C ，一次間址的范圍是 D 。3微指令格式可分為 A 型和 B 型兩類，其中 C 型微指令用較長的微程序結構換取較短的微指令結構。4在寫操作時，對Cache與主存單元同時修改的方法稱作 A ，若每次只暫時寫入Cache，直到替換時才寫入主存的方法稱作 B 。5I/O與主機交換信息的方式中， 程序查詢方式 和 中斷方式 都需通過程序實現數據傳送，其中 C 體現CPU與設備是串行工作的。6在小數定點機中，采用1位符號位，若寄存器內容為，當它分別表示為原碼、補碼和反碼時，其對應的真值分別為 A 、 B 和 C （均用十進制表示）。三、名詞解釋（共10分，每題2分）

16、1時鐘周期 2向量地址 3系統總線 4機器指令 5超流水線 四、計算題（5分）設機器數字長為8位（含一位符號位在內），若A = +15，B = +24，求 A-B補并還原成真值。五、簡答題（共15分）1指出零的表示是唯一形式的機器數，并寫出其二進制代碼（機器數字長自定）。（2分）2除了采用高速芯片外，分別指出存儲器、運算器、控制器和I/O系統各自可采用什么方法提高機器速度，各舉一例簡要說明。（4分）3總線通信控制有幾種方式，簡要說明各自的特點。（4分）4以I/O設備的中斷處理過程為例，說明一次程序中斷的全過程。（5分）六、問答題（共20分）1已知帶返轉指令的含義如下圖所示，寫出機器在完成帶返轉

17、指令時，取指階段和執行階段所需的全部微操作命令及節拍安排。如果采用微程序控制，需增加哪些微操作命令？（8分）3（6分）設某機有四個中斷源A、B、C、D，其硬件排隊優先次序為A > B > C > D，現要求將中斷處理次序改為D > A > C > B。（1）寫出每個中斷源對應的屏蔽字。（2）按下圖時間軸給出的四個中斷源的請求時刻，畫出CPU執行程序的軌跡。設每個中斷源的中斷服務程序時間均為20ms。BDAC405060708090302051510t (ms)程序2（6分）一條雙字長的取數指令（LDA）存于存儲器的100和101單元，其中第一個字為操作碼和尋

18、址特征M，第二個字為形式地址。假設PC當前值為100，變址寄存器XR的內容為100，基址寄存器的內容為200，存儲器各單元的內容如下圖所示。寫出在下列尋址方式中，取數指令執行結束后，累加器AC的內容。LDAM300800700400500200600800500402401400300尋址方式 AC內容（1） 直接尋址（2） 立即尋址（3） 間接尋址（4） 相對尋址（5） 變址尋址（6） 基址尋址102101100七、設計題（10分）設CPU共有16根地址線，8根數據線，并用（低電平有效）作訪存控制信號，作讀寫命令信號（高電平為讀，低電平為寫）。現有下列存儲芯片：ROM（2K´8位，

19、4K´4位，8K´8位），RAM（1K´4位，2K´8位，4K´8位）及74138譯碼器和其他門電路（門電路自定）。試從上述規格中選用合適芯片，畫出CPU和存儲芯片的連接圖。要求：（1）最小4K地址為系統程序區，409616383地址范圍為用戶程序區；（2）指出選用的存儲芯片類型及數量；（3）詳細畫出片選邏輯。計算機組成原理試題3 一、選擇題（共20分，每題1分）1直接、間接、立即三種尋址方式指令的執行速度，由快至慢的排序是_C_。A直接、立即、間接；B直接、間接、立即；C立即、直接、間接；D立即、間接、直接。2存放欲執行指令的寄存器是_D_。

20、AMAR； BPC； CMDR； DIR。3在獨立請求方式下，若有N個設備，則_B_。A有一個總線請求信號和一個總線響應信號；B有N個總線請求信號和N個總線響應信號；C有一個總線請求信號和N個總線響應信號；D有N個總線請求信號和一個總線響應信號。4下述說法中_C_是正確的。A半導體RAM信息可讀可寫，且斷電后仍能保持記憶；B半導體RAM是易失性RAM，而靜態RAM中的存儲信息是不易失的；C半導體RAM是易失性RAM，而靜態RAM只有在電源不掉時，所存信息是不易失的。5DMA訪問主存時，向CPU發出請求，獲得總線使用權時再進行訪存，這種情況稱作_B_。A停止CPU訪問主存；B周期挪用；CDMA與

21、CPU交替訪問；DDMA。6計算機中表示地址時，采用_D_ 。A原碼；B補碼；C反碼；D無符號數。7采用變址尋址可擴大尋址范圍，且_C_。A變址寄存器內容由用戶確定，在程序執行過程中不可變；B變址寄存器內容由操作系統確定，在程序執行過程中可變；C變址寄存器內容由用戶確定，在程序執行過程中可變； D變址寄存器內容由操作系統確定，在程序執行過程不中可變；8由編譯程序將多條指令組合成一條指令，這種技術稱做_C_。A超標量技術；B超流水線技術；C超長指令字技術；D超字長。9計算機執行乘法指令時，由于其操作較復雜，需要更多的時間，通常采用_C_控制方式。A延長機器周期內節拍數的；B異步；C中央與局部控制

22、相結合的；D同步；10微程序放在_B_中。A存儲器控制器；B控制存儲器；C主存儲器；DCache。11在CPU的寄存器中，B_對用戶是完全透明的。A程序計數器；B指令寄存器；C狀態寄存器；D通用寄存器。12運算器由許多部件組成，其核心部分是_B_。 A數據總線； B算術邏輯運算單元； C累加寄存器； D多路開關。13DMA接口_B_。A可以用于主存與主存之間的數據交換；B內有中斷機制；C內有中斷機制，可以處理異常情況；D內無中斷機制14CPU響應中斷的時間是_C_。A中斷源提出請求；B取指周期結束；C執行周期結束；D間址周期結束。15直接尋址的無條件轉移指令功能是將指令中的地址碼送入_A_。A

23、PC；B地址寄存器；C累加器；DALU。16三種集中式總線控制中，_A_方式對電路故障最敏感。A鏈式查詢；B計數器定時查詢；C獨立請求；D以上都不對。17一個16K×32位的存儲器，其地址線和數據線的總和是_B_。A48；B46；C36；D3218以下敘述中錯誤的是_B_。A指令周期的第一個操作是取指令；B為了進行取指令操作，控制器需要得到相應的指令；C取指令操作是控制器自動進行的；D指令第一字節含操作碼。19主存和CPU之間增加高速緩沖存儲器的目的是_A_。A解決CPU和主存之間的速度匹配問題；B擴大主存容量；C既擴大主存容量，又提高了存取速度；D擴大輔存容量。20以下敘述_A_是

24、錯誤的。A一個更高級的中斷請求一定可以中斷另一個中斷處理程序的執行；BDMA和CPU必須分時使用總線；CDMA的數據傳送不需CPU控制； DDMA中有中斷機制。二、填空（共20分，每空1分）1設24位長的浮點數，其中階符1位，階碼5位，數符1位，尾數17位，階碼和尾數均用補碼表示，且尾數采用規格化形式，則它能表示最大正數真值是 A ，非零最小正數真值是 B ，絕對值最大的負數真值是 C ，絕對值最小的負數真值是 D （均用十進制表示）。2變址尋址和基址尋址的區別是：在基址尋址中，基址寄存器提供 A ， 指令提供 B ； 而在變址尋址中，變址寄存器提供 C ，指令提供 D 。 3影響流水線性能的

25、因素主要反映在 A 和 B 兩個方面。4運算器的技術指標一般用 A 和 B 表示。5 緩存是設在 A 和 B 之間的一種存儲器，其速度 C 匹配，其容量與 D 有關。6CPU響應中斷時要保護現場，包括對 A 和 B 的保護，前者通過 C 實現，后者可通過 D 實現。三、名詞解釋(共10分，每題2分)1微程序控制 2存儲器帶寬 3RISC 4中斷隱指令及功能 5機器字長 四、計算題（5分）已知：兩浮點數x = 0.1101×210，y = 0.1011×201 求：x + y五、簡答題（共20分）1完整的總線傳輸周期包括哪幾個階段？簡要敘述每個階段的工作。（4分）2除了采用高

26、速芯片外，從計算機的各個子系統的角度分析，指出6種以上（含6種）提高整機速度的措施。（6分）3某機有五個中斷源，按中斷響應的優先順序由高到低為L0,L1,L2,L3,L4，現要求優先順序改為L3,L2,L4,L0,L1，寫出各中斷源的屏蔽字。（5分）中斷源屏蔽字0 1 2 3 4L0L1L2L3L44某機主存容量為4M×16位，且存儲字長等于指令字長，若該機的指令系統具備120種操作。操作碼位數固定，且具有直接、間接、立即、相對四種尋址方式。（5分）（1）畫出一地址指令格式并指出各字段的作用；（2）該指令直接尋址的最大范圍（十進制表示）；（3）一次間址的尋址范圍（十進制表示）；（4）

27、相對尋址的位移量（十進制表示）。六、問答題（共15分）1假設CPU在中斷周期用堆棧保存程序斷點，而且進棧時指針減1，出棧時指針加1。分別寫出組合邏輯控制和微程序控制在完成中斷返回指令時，取指階段和執行階段所需的全部微操作命令及節拍安排。（8分）2畫出DMA方式接口電路的基本組成框圖，并說明其工作過程（以輸入設備為例）。（7分）七、設計題（10分）設CPU有16根地址線，8根數據線，并用作訪存控制信號（低電平有效），用作讀/寫控制信號（高電平為讀，低電平為寫）。現有下列存儲芯片：1K×4位RAM；4K×8位RAM；8K×8位RAM；2K×8位ROM；4K&

28、#215;8位ROM；8K×8位ROM及74LS138譯碼器和各種門電路，如圖所示。畫出CPU與存儲器的連接圖，要求（1）主存地址空間分配：6000H67FFH為系統程序區；6800H6BFFH為用戶程序區。（2）合理選用上述存儲芯片，說明各選幾片？（3）詳細畫出存儲芯片的片選邏輯圖。計算機組成原理試題4一、選擇題（共20分，每題1分）1一條指令中包含的信息有 C 。A操作碼、控制碼；B操作碼、向量地址；C操作碼、地址碼。2在各種異步通信方式中，_C_速度最快。A全互鎖； B半互鎖； C不互鎖。3一個512KB的存儲器，其地址線和數據線的總和是_C_。A17；B19；C27。4在下列

29、因素中，與Cache的命中率無關的是C。）ACache塊的大小；BCache的容量；C主存的存取時間。5在計數器定時查詢方式下，若計數從0開始，則_A_。A設備號小的優先級高；B每個設備使用總線的機會相等；C設備號大的優先級高。6Cache的地址映象中，若主存中的任一塊均可映射到Cache內的任一塊的位置上，稱作B。A直接映象；B全相聯映象；C組相聯映象。7中斷服務程序的最后一條指令是_C_。A轉移指令；B出棧指令； C中斷返回指令。8微指令操作控制字段的每一位代表一個控制信號，這種微程序的控制（編碼）方式是_B_。A字段直接編碼； B直接編碼； C混合編碼。9在取指令操作之后，程序計數器中存

30、放的是_C_。A當前指令的地址； B程序中指令的數量； C下一條指令的地址。10以下敘述中_A_是正確的。ARISC機一定采用流水技術；B采用流水技術的機器一定是RISC機；CCISC機一定不采用流水技術。11在一地址格式的指令中，下列 B 是正確的。A僅有一個操作數,其地址由指令的地址碼提供；B可能有一個操作數,也可能有兩個操作數；C一定有兩個操作數，另一個是隱含的。12在浮點機中，判斷原碼規格化形式的原則是_B_。 A尾數的符號位與第一數位不同； B尾數的第一數位為1，數符任意； C尾數的符號位與第一數位相同； D階符與數符不同。13I/O采用不統一編址時，進行輸入輸出操作的指令是_C_。

31、A控制指令； B訪存指令；C輸入輸出指令。14設機器字長為64位，存儲容量為128MB，若按字編址，它的尋址范圍是B。A16MB；B16M；C32M。15 B 尋址便于處理數組問題。A間接尋址；B變址尋址；C相對尋址。16超標量技術是_B_。A縮短原來流水線的處理器周期；B在每個時鐘周期內同時并發多條指令；C把多條能并行操作的指令組合成一條具有多個操作碼字段的指令。17以下敘述中_B_是錯誤的。A取指令操作是控制器固有的功能，不需要在操作碼控制下完成；B所有指令的取指令操作都是相同的；C在指令長度相同的情況下，所有指令的取指操作都是相同的。18I/O與主機交換信息的方式中，中斷方式的特點是_B

32、_。ACPU與設備串行工作，傳送與主程序串行工作；BCPU與設備并行工作，傳送與主程序串行工作；CCPU與設備并行工作，傳送與主程序并行工作。19設寄存器內容為，若它等于 +127，則為_D_。 A原碼； B補碼； C反碼； D移碼。20設機器數采用補碼形式（含l位符號位），若寄存器內容為9BH，則對應的十進制數為_C_。 A-27； B-97； C-101； D155。二、填空題（共20分，每空1分）1DMA的數據塊傳送可分為 A 、 B 和 C 階段。2設 n = 16 （不包括符號位），機器完成一次加和移位各需100ns，則原碼一位乘最多需 A ns,補碼Booth算法最多需 B ns。

33、3設相對尋址的轉移指令占2個字節，第一字節為操作碼，第二字節是位移量（用補碼表示），每當CPU從存儲器取出一個字節時，即自動完成（pc）+ 1 pc。設當前指令地址為3008H，要求轉移到300FH，則該轉移指令第二字節的內容應為 A 。若當前指令地址為300FH，要求轉移到3004H，則該轉移指令第二字節的內容為 B 。4設浮點數階碼為8位（含1位階符），用移碼表示，尾數為24位（含1位數符），用補碼規格化表示，則對應其最大正數的機器數形式為 A ，真值為 B （十進制表示）；對應其絕對值最小負數的機器數形式為 C ，真值為 D （十進制表示）。5I/O的編址方式可分為 A 和 B 兩大類，

34、前者需有獨立的I/O指令，后者可通過 C 指令和設備交換信息。6動態RAM靠 A 的原理存儲信息，因此一般在 B 時間內必須刷新一次，刷新與 C 址有關，該地址由 D 給出。7在微程序控制器中，一條機器指令對應一個 A ，若某機有35條機器指令，通常可對應 B 。三、解釋下列概念（共10分，每題2分）1CMAR 2總線 3指令流水 4單重分組跳躍進位 5尋址方式 四、計算題（6分）設某機主頻為8MHz，每個機器周期平均含2個時鐘周期，每條指令平均有2.5個機器周期，試問該機的平均指令執行速度為多少MIPS？若機器主頻不變，但每個機器周期平均含4個時鐘周期，每條指令平均有5個機器周期，則該機的平

35、均指令執行速度又是多少MIPS？ 五、簡答題（共20分）1CPU包括哪幾個工作周期？每個工作周期的作用是什么。（4分）2什么是指令周期、機器周期和時鐘周期？三者有何關系?（6分）3某機有五個中斷源，按中斷響應的優先順序由高到低為L0,L1,L2,L3,L4，現要求優先順序改為L3,L2,L4,L1,L0，寫出各中斷源的屏蔽字。（5分）中斷源屏蔽字0 1 2 3 4L0L1L2L3L44某機主存容量為4M×16位，且存儲字長等于指令字長，若該機的指令系統具備56種操作。操作碼位數固定，且具有直接、間接、立即、相對、變址五種尋址方式。（5分）（1）畫出一地址指令格式并指出各字段的作用；（

36、2）該指令直接尋址的最大范圍（十進制表示）；（3）一次間址的尋址范圍（十進制表示）；（4）相對尋址的位移量（十進制表示）。六、問答題（共15分）1按序寫出完成一條加法指令ADD (為主存地址)兩種控制器所發出的微操作命令及節拍安排。（8分）2假設磁盤采用DMA方式與主機交換信息，其傳輸速率為2MB/s，而且DMA的預處理需1000個時鐘周期，DMA完成傳送后處理中斷需500個時鐘周期。如果平均傳輸的數據長度為4KB，試問在硬盤工作時，50MHz的處理器需用多少時間比率進行DMA輔助操作（預處理和后處理）。（7分）（輸入輸出 4）七、設計題（10分）設CPU共有16根地址線，8根數據線，并用作訪

37、存控制信號（低電平有效），用作讀寫控制信號（高電平為讀，低電平為寫）。現有下列芯片及各種門電路（門電路自定），如圖所示。畫出CPU與存儲器的連接圖，要求：（1）存儲芯片地址空間分配為：02047為系統程序區；20488191為用戶程序區。（2）指出選用的存儲芯片類型及數量；（3）詳細畫出片選邏輯。計算機組成原理試題5一、選擇題（共5分，每題1分）1設寄存器內容為80H，若它對應的真值是 127，則該機器數是 A原碼； B補碼； C反碼； D移碼。2下列敘述中 是正確的。 A程序中斷方式中有中斷請求，DMA方式中沒有中斷請求；B程序中斷方式和DMA方式中實現數據傳送都需中斷請求；C程序中斷方式和

38、DMA方式中都有中斷請求，但目的不同；DDMA要等到指令周期結束時才進行周期竊取。3設機器數字長為32位，一個容量為16MB的存儲器，CPU按半字尋址，其尋址范圍是 。A224； B223； C222； D221。4在中斷接口電路中，向量地址可通過 B 送至CPU。A地址線； B數據線； C控制線； D狀態線。5在程序的執行過程中，Cache與主存的地址映象是由 D 。A程序員調度的； B操作系統管理的； C由程序員和操作系統共同協調完成的；D硬件自動完成的。6總線復用方式可以_。A提高總線傳輸帶寬；B增加總線功能；C減少總線中信號線數量；D提高CUP利用率。7下列說法中正確的是。ACache

39、與主存統一編址，Cache的地址空間是主存地址空間的一部分；B主存儲器只由易失性的隨機讀寫存儲器構成；C單體多字存儲器主要解決訪存速度的問題；DCache不與主存統一編址，Cache的地址空間不是主存地址空間的一部分。8在采用增量計數器法的微指令中，下一條微指令的地址_。A在當前的微指令中；B在微指令地址計數器中；C在程序計數器；D在CPU中。9由于CPU內部操作的速度較快，而CPU訪問一次存儲器的時間較長，因此機器周期通常由_來確定。A指令周期；B存取周期；C間址周期；D執行周期。10RISC機器_。A不一定采用流水技術； B一定采用流水技術；CCPU配備很少的通用寄存器； DCPU配備很多

40、的通用寄存器。11在下列尋址方式中， 尋址方式需要先計算，再訪問主存。A立即；B變址；C間接；D直接。12在浮點機中，判斷補碼規格化形式的原則是_。A尾數的第一數位為1，數符任意； B尾數的符號位與第一數位相同；C尾數的符號位與第一數位不同； D階符與數符不同。13I/O采用統一編址時，進行輸入輸出操作的指令是_。A控制指令； B訪存指令； C輸入輸出指令； D程序指令。14設機器字長為32位，存儲容量為16MB，若按雙字編址，其尋址范圍是。A8MB；B2M；C4M；D16M。15 尋址對于實現程序浮動提供了較好的支持。 A間接尋址；B變址尋址；C相對尋址；D直接尋址。16超流水線技術是_。A

41、縮短原來流水線的處理器周期； B在每個時鐘周期內同時并發多條指令；C把多條能并行操作的指令組合成一條具有多個操作碼字段的指令； D以上都不對。17以下敘述中錯誤的是_。A指令周期的第一個操作是取指令；B為了進行取指令操作，控制器需要得到相應的指令；C取指令操作是控制器自動進行的；D指令周期的第一個操作是取數據。18I/O與主主機交換信息的方式中，DMA方式的特點是_。ACPU與設備串行工作，傳送與主程序串行工作；BCPU與設備并行工作，傳送與主程序串行工作；CCPU與設備并行工作，傳送與主程序并行工作；DCPU與設備串行工作，傳送與主程序并行工作。19若9BH表示移碼（含1位符號位）其對應的十

42、進制數是_。 A27； B-27； C-101； D101。20在二地址指令中 是正確的。 A指令的地址碼字段存放的一定是操作數； B指令的地址碼字段存放的一定是操作數地址；C運算結果通常存放在其中一個地址碼所提供的地址中；D指令的地址碼字段存放的一定是操作碼。二、填空題（共20分，每空1分）132位字長的浮點數，其中階碼8位（含1位階符），基值為2，尾數24位（含1位數符），則其對應的最大正數是 A ，最小的絕對值是 B ；若機器數采用補碼表示，且尾數為規格化形式，則對應的最小正數是 C ，最小負數是 D 。（均用十進制表示）2CPU從主存取出一條指令并執行該指令的時間叫 A ，它通常包含若

43、干個 B ，而后者又包含若干個 C 。 D 和 E 組成多級時序系統。3假設微指令的操作控制字段共18位，若采用直接控制，則一條微指令最多可同時啟動 A 個微操作命令。若采用字段直接編碼控制，并要求一條微指令能同時啟動3個微操作，則微指令的操作控制字段應分 B 段，若每個字段的微操作數相同，這樣的微指令格式最多可包含 C 個微操作命令。4一個8體低位交叉的存儲器，假設存取周期為T，CPU每隔 t（T = 8t）時間啟動一個存儲體，則依次從存儲器中取出16個字共需 A 存取周期。 5I/O與主機交換信息的控制方式中， A 方式CPU和設備是串行工作的。 B 和 C 方式CPU和設備是并行工作的，

44、前者傳送與主程序是并行的，后者傳送和主機是串行的。6設n =16位（不包括符號位在內），原碼兩位乘需做 A 次移位，最多做 B 次加法；補碼Booth算法需做 C 次移位，最多做 D 次加法。三、名詞解釋（共10分，每題2分）1同步控制方式 2周期竊取 3雙重分組跳躍進位 4直接編碼 5硬件向量法 四、計算題（5分）設x = +，y = +，試用變形補碼計算x + y。五、簡答題（15分）1某機主存容量為4M×32位，且存儲字長等于指令字長，若該機的指令系統具備129種操作。操作碼位數固定，且具有直接、間接、立即、相對、基址、變址六種尋址方式。（5分）（1）畫出一地址指令格式并指出各

45、字段的作用；（2）該指令直接尋址的最大范圍（十進制表示）；（3）一次間址的尋址范圍（十進制表示）；（4）相對尋址的位移量（十進制表示）。2能不能說機器的主頻越快，機器的速度就越快，為什么？ 3某機有五個中斷源，按中斷響應的優先順序由高到低為L0,L1,L2,L3,L4，現要求優先順序改為L3,L2,L4,L1,L0，寫出各中斷源的屏蔽字。（5分）中斷源屏蔽字0 1 2 3 4L0L1L2L3L4 六、問答題（20分）（1）畫出主機框圖（要求畫到寄存器級）；（2）若存儲器容量為64K×32位，指出圖中各寄存器的位數；（3）寫出組合邏輯控制器完成 LDA X （X為主存地址）指令發出的全

46、部微操作命令及節拍安排。（4）若采用微程序控制，還需增加哪些微操作？七、設計題（10分）設CPU共有16根地址線，8根數據線，并用作訪存控制信號（低電平有效），用作讀寫控制信號（高電平為讀，低電平為寫）。現有下列芯片及各種門電路（門電路自定），如圖所示。畫出CPU與存儲器的連接圖，要求：（1）存儲芯片地址空間分配為：最小4K地址空間為系統程序區，相鄰的4K地址空間為系統程序工作區，與系統程序工作區相鄰的是24K用戶程序區；（2）指出選用的存儲芯片類型及數量；（3）詳細畫出片選邏輯。計算機組成原理試題6一、選擇題（共5分，每題1分）1某機字長8位，采用補碼形式（其中1位為符號位），則機器數所能表

47、示的范圍是_C_。A-127 127； B-128 +128； C-128 +127；D-128 +128。2在_C_的計算機系統中，外設可以和主存儲器單元統一編址，因此可以不使用I/O指令。A單總線；B雙總線；C三總線；D以上三種總線。3某計算機字長是32位，它的存儲容量是64KB按字編址，它的尋址范圍是_B_。A16KB； B16K； C32K； D32KB。4中斷向量可提供_C_。A.被選中設備的地址；B.傳送數據的起始地址；C.中斷服務程序入口地址；D.主程序的斷點地址5Cache的地址映象中B比較多的采用“按內容尋址”的相聯存儲器來實現。A直接映象；B全相聯映象；C組相聯映象； D以上都有。6總線的異步通信方式_A_。A不采用時鐘信號，只采用握手信號；B既采用時鐘信號，又采用握手信號；C既不采用時鐘信號，又不采用握手信號；D采用時鐘信號，不采用握手信號。7在磁盤存儲器中，查找時間是_A_。A使磁頭移動到要找的柱面上所需的時間；B在磁