1、(3-2)第三章組合邏輯電路 3.1概述 3.2組合邏輯電路分析 3 3利用小規(guī)模集成電路設(shè)計(jì)組合電路 3 4幾種常用的中規(guī)模組件 3.5利用中規(guī)模組件設(shè)計(jì)組合電路(34)分析步驟：1由給定的邏輯圖寫出邏輯關(guān)系表達(dá)式。2用邏輯代數(shù)或卡諾圖對(duì)邏輯表達(dá)式進(jìn) 彳亍化簡(jiǎn)。3列出輸入輸出狀態(tài)表并得出結(jié)論。 3.1概述邏輯電路組合邏輯電路現(xiàn)時(shí)的輸出僅取 決于現(xiàn)時(shí)的輸入時(shí)序邏輯電路除與現(xiàn)時(shí)輸入有 關(guān)外還與原狀態(tài) 有吳(3-3) 3.2組合邏輯電路分析輸入輸出之間的邏輯關(guān)系例：分析下圖的邏輯功能。(3-6)F =ABAB =AB + AB = AB + AB(3-5)例：分析下圖的邏輯功能。(3-7)相同為“

2、I”不同為“0”ABF001010100111同或門F =AB真值表(3-8)例：分析下圖的邏輯功能。=ABA+ABB= (A + B)A + (A + B)B =AB + AB相同為“0”(3-7)ABF000011101110真值表異或門AB(3-9)不同為T例：分析下圖的邏輯功能。X(3-9)(3-12)3.3組合邏輯電路設(shè)計(jì)1指定實(shí)際問(wèn)題的邏輯含義，列出真值 表，進(jìn)而寫出邏輯表達(dá)式。2用邏輯代數(shù)或卡諾圖對(duì)邏輯表達(dá)式進(jìn) 彳亍化簡(jiǎn)。3列出輸入輸出狀態(tài)表并畫出邏輯電路 圖。(3-11)例：設(shè)計(jì)三人表決電路( (A、B. C) o每人 一個(gè)按鍵，如果同意則按下，不同意則不按。 結(jié)果用指示燈表示

3、，多數(shù)同意時(shí)指示燈亮， 否則不亮。1首先指明邏輯符號(hào)取“0”、的含義。三 個(gè)按鍵A. B、C按下時(shí)為“1”，不按時(shí)為“0”。 輸出量為F,多數(shù)贊成時(shí)是否則是“0”。2根據(jù)題意列出邏輯狀態(tài)表。最簡(jiǎn)單的邏輯電路分(2CA)(E.E)Ai-H r-HoCJCbGJCQC3 C1H CP CJC C C3-囲扯衛(wèi)呵(3-16)4根據(jù)邏輯表達(dá)式畫出邏輯圖。F =AB + BC +CA若用與非門實(shí)現(xiàn)(3-15)F =AB + BC +CAABC(3-18) 3.4幾種常用的組合邏輯組件3.4.1編碼器所謂編碼就是賦予選定的一系列二進(jìn)制代 碼以固定的含義。(1)二進(jìn)制編碼器將一系列信號(hào)狀態(tài)編制成二進(jìn)制代碼O

4、/個(gè)二進(jìn)制代碼a位二進(jìn)制數(shù))有2 種不 同的組合，可以表示2個(gè)信號(hào)。(3-17)例：用與非門組成三位二進(jìn)制編碼器八線三線編碼器設(shè)八個(gè)輸入端為11臚臚八種狀態(tài)，與之對(duì) 應(yīng)的輸出設(shè)為F八F2. F39共三位二進(jìn)制數(shù)。設(shè)計(jì)編碼器的過(guò)程與設(shè)計(jì)一般的組合邏輯 電路相同，首先要列出狀態(tài)表，然后寫出邏 輯表達(dá)式并進(jìn)行化簡(jiǎn)，最后畫出邏輯圖。(3-20)真值表/hIs14 I516/hF3F2Fl0111111100010111111001110111110101110111101111110111100111110111011111110111011111110111F=卩2+卩4+厶+8=厶打兀厶8 3譯碼

5、器邏輯圖(3-22)(2)二十進(jìn)制編碼器將十個(gè)狀態(tài)(對(duì)應(yīng)于十進(jìn)制的十個(gè)代碼) 編制成BCD碼。十個(gè)輸入|需要幾位輸出？四位輸I19。輸出：卩卩3 F。列出狀態(tài)表如下：(3-21)狀態(tài)表輸入F3FiFiFoI。0000h0001h0010h0011140100I50101160110h0111Is1000h)1001(3-24)F、=S邏輯圖略(3-23)3.4.2譯碼器譯碼是編碼的逆過(guò)程，即將某個(gè)二進(jìn)制 翻譯成電路的某種狀態(tài)。(1)二進(jìn)制譯碼器將兀種輸入的組合譯成2種電路狀態(tài)。也叫n2線譯碼器。譯碼器的輸入:_組二進(jìn)制代碼譯碼器的輸出：一組高低電平信號(hào)(3-26)2 4線譯碼器74LS139的

6、內(nèi)部線路74LS139的功能表SX1XX11110000111001101101011010111110“一”表示低電平有效。i 戸3(3-25)(3-28)74LS139管腳圖一片139種含兩個(gè)2 4譯碼器|(3-27)例：利用線譯碼器分時(shí)將采樣數(shù)據(jù)送入計(jì)算機(jī)。總線(3-30)工作原理:（以4/1=00為例）在數(shù)字系統(tǒng)中，常常需要將運(yùn)算結(jié)果用人們習(xí)慣的十進(jìn)制顯示出來(lái)，這就要用到顯示譯碼器。|二進(jìn)1顯示譯顯示|制編碼1碼器器件(3-32)顯示器件:常用的是七段顯示器件(3-31)顯示器件:常用的是七段顯示器件(3-33)a bc d0 11 00 0(3-34)(3-33)顯示譯碼器:74LS

7、49的管腳圖(3-35)輸入輸出DABi顯示8421碼1譯碼顯示字型XXXX00000000消隱功能表（簡(jiǎn)表）完整的功能表請(qǐng)參考相應(yīng)的參考書。(3-36)3.4.3加法器舉例：計(jì)算A+B110 1+1 b 0 1 110 110a b c d e f g74LS49BjDCBA+5V I I I I I(3-35)74LS49與七段顯示器件的連接：+5電極開路，必 .須接上拉電阻(3-38)加法運(yùn)算的基本規(guī)則：(1)逢二進(jìn)一。(2)最低位是兩個(gè)數(shù)最低位的相加，不需 考慮進(jìn)位。(3)其余各位都是三個(gè)數(shù)相加，包括加數(shù).被被、加數(shù)和低位來(lái)的進(jìn)位。(4)任何位相加都產(chǎn)生兩個(gè)結(jié)果：本位和. 向高位的進(jìn)位

8、。(3-37)(1)半加器：半加運(yùn)算不考慮從低位來(lái)的進(jìn)位A加數(shù)；B被加數(shù)；S本位和；C進(jìn)位。真值表ABCS0000010110011110(340)真值表ABcs0000010110011110S = AB + AB = A BC = AB(3-39)邏輯圖邏輯符號(hào)A半B器ABS c(342)(2)全加器:相加過(guò)程中，既考慮加數(shù)、被加數(shù)又考慮低位的進(jìn)位位。aH加數(shù)；方被加數(shù)；0“低位的進(jìn) 位；s”本位和；c進(jìn)位。邏輯狀態(tài)表見下頁(yè)(341)5bnn-JSnCn0000000110010100110110010101011100111111片=( (a“b“ +anbH上心十”方” 仇)cn_x5

9、 = (a“b“ +aHb 上心 +a“b“(344)Sn=(q0”+altbn5 +(anbn+anbn)cn_75 = (a &+a血X,-i+A半加和：s =anbn+a“=afls =anbn+a,0所以：-片=scM_, + sc5 =sc.anbH邏輯圖邏輯符號(hào)(343)an -全SHbtl加C-器Cn2(346)全加 器SN74LS183的 管腳圖2廠ucc2au2嘰如嘰如 】2“ 2snn n n n n n nSN74H831LI LI LI LI LI LI% lbHcncnGND(3-45)應(yīng)用舉例：用一片SN74LS183構(gòu)成兩位串行 進(jìn)位全加器。2(347)(348)其它組件:SN74H83四位串行進(jìn)位全加器。SN74283-四位超前進(jìn)位全加器。(347)3.4