1、課 程 設 計 報 告設計題目：用VHDL語言實現數字鐘的設計班 級：電子1002班學 號：20102625姓 名：于曉指導教師：李世平、李寧設計時間：2012年12月摘 要數字鐘是一種用數字電路技術實現時、分、秒計時的鐘表。本設計主要是實現數字鐘的功能，程序用VHDL語言編寫，整體采用TOP-TO-DOWN設計思路，具有基本的顯示年月日時分秒和星期的功能，此外還有整點報時功能。該數字鐘的實現程序分為頂層模塊、年月模塊、日模塊、時分秒定時模塊、數碼管顯示模塊、分頻模塊、星期模塊，此外還有一個庫。該程序主要是用了元件例化的方法，此外還有進程等重要語句。沒有脈沖時，顯示時分秒，set按鈕產生第一個

2、脈沖時，顯示年月日，第2個脈沖到來時可預置年份，第3個脈沖到來時可預置月份，依次第4、5、6、7、8個脈沖到來時分別可預置日期、時、分、秒、星期，第 9個脈沖到來時設置星期后預置結束，正常工作，顯示的是時分秒和星期。調整設置通過Up來控制，UP為高電平，upclk有脈沖到達時，預置位加1，否則減1。當整點到達時，報時器會鳴響，然后手動按鍵停止報時。關鍵詞：數字鐘，VHDL，元件例化，數碼管1、 課程設計目的掌握利用可編程邏輯器件和EDA設計工具進行電子系統(tǒng)設計的方法2、 課程設計內容及要求 設計實現一個具有帶預置數的數字鐘，具有顯示年月日時分秒的功能。用6個數碼管顯示時分秒，set按鈕產生第一

3、個脈沖時，顯示切換年月日，第2個脈沖到來時可預置年份，第3個脈沖到來時可預置月份，依次第4、5、6、7個脈沖到來時分別可預置日期、時、分、秒，第 8個脈沖到來后預置結束，正常工作，顯示的是時分秒。Up為高電平時，upclk有脈沖到達時，預置位加1.否則減1，還可以在此基礎上增加其它功能。3、 VHDL程序設計3.1整體設計思路本設計采用top-down 模式設計，分模塊進行，各功能都使用元件例化方式設計，主要有LED顯示模塊、時分秒定時模塊、日期模塊、年月模塊、分頻模塊、星期模塊，此外還創(chuàng)建了一個程序包，用來實現年月日、時分秒的加減調整。主要運用了過程語句、元件例化語句、信號賦值語句、和順序語

4、句圖3-1-1 整體結構圖圖3-1-2 頂層模塊引腳圖3.2各模塊設計思路普通計數器（時、分、秒、月、年計數器）設計時鐘模塊通過調用程序包的時分秒加減過程語句實現兩個六十進制，一個二十四進制，秒的進位信號作為分的計數時鐘信號，分的進位信號作為時的時鐘信號。時的進位信號通過管腳映射到日期模塊的計數時鐘信號。定時功能在時分秒模塊中，是由分計數器在到達59時產生一個脈沖，讓speaker產生高電位鳴響。年月模塊主要實現月份的十二進制計數器，和100進制的年份計數器。月份的計數信號由日期模塊的進位信號傳遞過來，年份的時鐘信號由月份的進位信號產生。圖3-2-1 時分秒引腳圖圖3-2-2 年月引腳圖可變進

5、制計數器（天計數器）模塊設計不同月中的天的數量是不同的，例如“大月”就有31“天”， “小月”有30“天”，平年“二月”有28“天”，而閏年“二月”有29“天”。所以天計數器應該具備進制可變的性能。日期模塊主要分為三個部分，預置日期加，預置日期減和產生進位信號，使月份增加。平閏年的判斷是通過年月模塊傳輸過來年份信號（兩個4位的BCD碼），如果高位的信號為“xxx0”且低位的信號為“xx00”（如20，84等），或高位為“xxx1”且低位為“xx10”（如32等）則判斷為閏年。這種方法的包含了一百年中的所有閏年的情況。然后判斷大月小月可以判斷月份來確定30進制還是31進制。進位信號也是分為大月、

6、小月、平年閏年來確定是否產生。圖3-2-3 日模塊引腳圖LED顯示模塊主要通過接受setpin的控制信號來選擇顯示的內容，把不同的信號賦給輸出的端口，從而實現時分秒，年月日的切換。3.2.4 星期模塊通過七進制計數器實現，同時帶有預置的功能，不能同年月調整聯(lián)動，但是能單獨調整。圖3-2-4 星期模塊引腳圖4、 仿真與分析4.1日模塊年份為2000年，月份為2月，有29天，初值設為2000年2月28日，仿真中日為：28、29、1、2、年份為1999年，月份為2月，有28天，初值設為1999年2月28日，仿真中日為：28、1、2、年份為2000年，月份為3月，有31天，初值設為2000年3月30日

7、，仿真中日為：30、31、1、2、年份為2000年，月份為4月，有30天，初值設為2000年4月30日，仿真中日為：30、1、2、4.2年月模塊初值設為1999年12月，lock為1時，顯示年月，lock為3時，預置月，lock為2時，預置年4.3 時分秒定時模塊lock為0時，顯示時分秒，lock為5時，預置時，lock為6時，預置分，lock為7時，預置秒。當分到達59時，整點報時器響，speaker高電位，隨著手動清零，恢復原位。4.4星期模塊初值設為星期1，仿真中顯示為：1、2、3、4、5、6、7、1、4.5分頻模塊4.6頂層設計模塊5、 課程設計總結本次課程設計歷時兩天半，經過自己不

8、斷的努力完成了數字鐘的設計，程序代碼的編寫調試及仿真。以前只是看書或者編一些很小的程序用來仿真，覺得沒怎么難，但當進行此次課程設計真正處理一個較大程序時，問題便都顯現出來。雖然在這個過程中遇到了很多的問題，但是最終都得到了很好的解決。我此次設計的程序是在課本原有數字鐘程序的基礎上進行添加更改得來的，最初在運行原有程序時很順利，但是隨著加的東西越來越多，程序中出現的問題也就越來越多。很多同學都覺得在已有程序上再添加東西看似簡單，實則很容易混亂，理不清頭緒，而且這個原有程序是用進程所寫，比較麻煩。雖然這樣容易出現問題，不過我覺得這是一個鍛煉的好機會。、在處理分頻模塊時，最開始按照老師的要求設置了頻

9、率，但是當運行時，發(fā)現根本出不來，后來與同學討論后，發(fā)現頻率過大，后來改為八分頻，使得分頻模塊能夠使用。在一開始加星期模塊時，沒怎么考慮，可是當加進去后才發(fā)現，星期模塊不能與其他模塊很好的相連，不能很好的做到與“日模塊”相合，后來雖有改動，但最終沒能改成功。在加定時器功能時，一開始單獨為定時器列了一個模塊，所寫的程序也很復雜，錯誤百出，最后程序改好后，仿真卻出不來。后來經過同學的提點，就把程序改簡單了，單純的來個脈沖就出現高電平，但后來仿真發(fā)現高電平一直在高位，沒法給脈沖，最后沒辦法便手動脈沖。與頂層模塊連接后，又發(fā)現分滿59的脈沖沒給，因為我的時分秒全都放在了一起，只能將定時模塊挪到時分秒模

10、塊中，這樣反而使得整個工程簡單了一些。在各個模塊都能仿真成功后，頂層模塊的程序與仿真卻出現了很多問題。首先是頂層模塊程序有很多警告，例如“second_waver”沒有用到之類的，后來在改動的過程中，便把內變量換為了外變量，但是有些原來的警告沒有了，但是新的警告又出現了，原本能夠連好的U3與U4 模塊均不能正常連接，后來與同學自習查找，才終于將錯誤找出，由于粗心大意誤動了一些元件例化時的變量，使得時間拜拜浪費。最后在仿真的時候，仿真結果出不來，經過與同學商量在每個程序中都給年月日等變量均付了初值，才讓仿真出來。此次課程設計雖然只有短短的兩天半的時間，但是經過前期的查找資料，后來的實驗室實際操作，再到現在的報告總結，我收獲了很多。其實完成一個設計，編程只是很小的一部分，最主要的在于查找資料以及調試程序，此次設計我在查找資料方面做的不是很充分，以至于設計的面很小，而且在遇到問題后不能很快的找出，以后一定要做好準備工作。此次課程設計中遇到的問題看似不大，但都是很好的問題，對我以后的設計有很大的幫助，一定會牢牢記住。最后，此次課程設計的完成很大程度上取決于老師