1、    一種具有高頻低相位噪聲性能的頻率合成器設(shè)計(jì)    一種具有高頻低相位噪聲性能的頻率合成器設(shè)計(jì)    類(lèi)別：電子綜合      Design of a high frequency and low phase noise frequency synthesizer摘要: 在無(wú)人機(jī)著陸系統(tǒng)中需要一種高頻穩(wěn)度的頻率合成器，本文基于集成鎖相環(huán)PE3240芯片設(shè)計(jì)了一種具有高頻低相位噪聲性能的頻率合成器, 并對(duì)影響相位

2、噪聲的因素進(jìn)行了分析，電路測(cè)試結(jié)果表明設(shè)計(jì)達(dá)到了預(yù)期要求。關(guān)鍵詞: 頻率合成器，相位噪聲，無(wú)人機(jī)，著陸系統(tǒng) Abstract: A high stability frequency synthesizer will apply to Unmanned Aerial Vehicle (UAV) landing system; a frequency synthesizer which based on the integrate phase locked loop PE3240 and had the performance of high frequency and low phase noi

3、se was designed in this paper, and the factors that affect the phase noise were analyzed; this design had reach the expected demand showed in the circuit debugging results.Keywords: frequency synthesizer, phase noise, Unmanned Aerial Vehicle (UAV), landing system1引言在當(dāng)今世界軍事革命中，無(wú)人機(jī)已經(jīng)成為一種新的空中戰(zhàn)斗力量出現(xiàn)在世界軍

4、事舞臺(tái)，由于它具有體積小，重量輕，隱蔽性好，造價(jià)低廉，不懼傷亡等優(yōu)點(diǎn)，因此越來(lái)越受到世界各國(guó)的廣泛重視。隨著高新技術(shù)和新一代電子元器件應(yīng)用于無(wú)人機(jī)，無(wú)人機(jī)技術(shù)取得了突破性進(jìn)展。著陸系統(tǒng)在無(wú)人機(jī)起降中具有重要作用，它的性能好壞會(huì)直接影響到無(wú)人機(jī)的安全性。著陸系統(tǒng)的關(guān)鍵技術(shù)有很多，具有高頻低相噪的頻率合成器就是其中的一個(gè)關(guān)鍵技術(shù)。傳統(tǒng)的采用分立元件實(shí)現(xiàn)的頻率合成器可靠性低、體積和功耗大、成本高，不能滿足無(wú)人機(jī)著陸系統(tǒng)的要求。為了確保著陸系統(tǒng)的高可靠性，必須設(shè)計(jì)一種高頻低相噪頻率合成器作為頻率源。隨著用于頻率合成的大規(guī)模集成電路的出現(xiàn)，設(shè)計(jì)一種兼顧可靠性、體積、功耗和成本的頻率合成器已經(jīng)能夠?qū)崿F(xiàn)。這

5、種頻率合成器通常是采用集成了參考分頻器、程序分頻器、鑒相器、邏輯控制、鎖定指示器等模塊的芯片，再加上參考頻率源、VCO、環(huán)路濾波器及前置預(yù)分頻器來(lái)實(shí)現(xiàn)的，這種模塊化設(shè)計(jì)的頻率合成器容易實(shí)現(xiàn)，具有廣闊的應(yīng)用前景。2頻率合成器實(shí)現(xiàn)2.1 系統(tǒng)設(shè)計(jì)要求本文要設(shè)計(jì)多個(gè)無(wú)人機(jī)著陸系統(tǒng)的頻率合成器，各個(gè)頻率合成器產(chǎn)生的頻率不同，但是原理相同。為了方便說(shuō)明，本文只以其中一個(gè)頻率合成器為例來(lái)說(shuō)明設(shè)計(jì)方法。無(wú)人機(jī)著陸系統(tǒng)的一個(gè)發(fā)射機(jī)如圖1所示，系統(tǒng)所需的頻率范圍為905.1932.4MHz，它由來(lái)自頻率合成器的輸出與63MHz中頻信號(hào)上變頻后濾波放大得到，分為40個(gè)波道，每個(gè)波道頻率間隔為0.7MHz，系統(tǒng)要求

6、頻率合成器的輸出頻率為842.1869.4MHz，而且能通過(guò)外部面板控制。由于該著陸系統(tǒng)的其他功能部分使用了單片機(jī)AT89C52，因此該頻率合成器的控制碼可通過(guò)對(duì)單片機(jī)編程來(lái)實(shí)現(xiàn)，控制碼的程序也比較簡(jiǎn)單，又節(jié)省了器件。在對(duì)比了諸多大規(guī)模集成鎖相環(huán)芯片的性能后，最終選擇了Peregrine公司的集成鎖相環(huán)芯片PE3240來(lái)設(shè)計(jì)所需的頻率合成器。2.2 PE3240原理集成鎖相環(huán)芯片PE3240是Peregrine公司生產(chǎn)的一種高性能整數(shù)分頻PLL芯片,它采用了UltraCMOS制作工藝，頻率合成能力最高可達(dá)2.2 GHz，具有功耗低、超低相位噪聲、雜散小、分頻頻率高、編程靈活方便等優(yōu)點(diǎn), 成為了

7、無(wú)線本地環(huán)路基站、LMDS系統(tǒng)和其他要求很高的陸基系統(tǒng)的理想選擇。PE3240由10/11雙模前置分頻器、主計(jì)數(shù)器M、參考計(jì)數(shù)器R、輔計(jì)數(shù)器A、鑒相器和控制邏輯組成。輔助計(jì)數(shù)器A用于模式選擇控制邏輯，雙模前置分頻器通過(guò)模式選擇確定對(duì)VCO輸出頻率10分頻還是11分頻，主計(jì)數(shù)器M和參考計(jì)數(shù)器R的分頻數(shù)值由單片機(jī)通過(guò)串口送到芯片內(nèi)部的寄存器中，兩計(jì)數(shù)器分別對(duì)雙模前置分頻器的輸出頻率和參考頻率進(jìn)行分頻，輸出兩路信號(hào)分別為fp和fc送到鑒相器，鑒相器鑒相后產(chǎn)生上下頻率控制信號(hào)，該信號(hào)通過(guò)環(huán)路濾波后，反饋到VCO以控制振蕩器的振蕩頻率。2.3 頻率合成器的設(shè)計(jì)根據(jù)系統(tǒng)要求和PE3240原理，設(shè)計(jì)的頻率合

8、成器框圖如圖2所示：圖2頻率合成器設(shè)計(jì)框圖考慮到系統(tǒng)的波道頻率間隔為0.7MHz，根據(jù)PE3240的R分頻值范圍，確定選擇頻穩(wěn)度較好的28MHz晶振作為參考頻率源，壓控振蕩器采用三極管、變?nèi)荻O管等分立元件實(shí)現(xiàn)，選擇合適的電容和電感，使VCO諧振頻率在800MHz1GHz范圍內(nèi)，這樣環(huán)路容易鎖定。來(lái)自AT89C52的頻率控制碼通過(guò)串口寫(xiě)入PE3240的內(nèi)部寄存器,前置分頻器和M計(jì)數(shù)器對(duì)VCO輸出頻率Fin進(jìn)行10×(M+1)次分頻,作為一路鑒相輸入，R計(jì)數(shù)器將參考頻率fr進(jìn)行(R+1)次分頻作為另一路鑒相輸入,鑒相器對(duì)兩路信號(hào)的頻率及相位進(jìn)行比較，如果不相等則以誤差電平輸出，同時(shí)在鎖

9、定指示端輸出一個(gè)高電平。環(huán)路濾波器是由運(yùn)算放大器組成，鑒相誤差電平經(jīng)過(guò)環(huán)路濾波器, 對(duì)噪聲和雜散等干擾進(jìn)行抑制后得到VCO的控制電壓, VCO前端的變?nèi)荻O管對(duì)電壓變化非常敏感，環(huán)路濾波器的輸出可以控制電壓的變化使變?nèi)荻O管的電容值發(fā)生變化，從而使得VCO的諧振頻率改變，變化后VCO的輸出再送到PE3240進(jìn)行鑒相，得到變化后的誤差電平，再反饋回來(lái)繼續(xù)修正VCO的諧振頻率，直到鎖定為止。如果要改變系統(tǒng)的工作波道，只需通過(guò)面板按鍵改變單片機(jī)控制數(shù)據(jù)即可實(shí)現(xiàn)。2.4 頻率合成器性能分析相位噪聲是衡量頻率合成器性能的主要指標(biāo)，無(wú)人機(jī)著陸系統(tǒng)對(duì)頻率合成器的輸出頻率穩(wěn)定度要求很高，即要求相位噪聲非常小，

10、在電路設(shè)計(jì)中分析影響相位噪聲的各種因素是非常必要的。PE3240需要一個(gè)參考頻率源，R計(jì)數(shù)器對(duì)參考頻率源分頻后，作為鑒相信號(hào)輸入到芯片內(nèi)的鑒相器，如果參考頻率源的頻穩(wěn)度差，通過(guò)R計(jì)數(shù)器分頻后的輸出頻率也會(huì)不穩(wěn)定，鑒相器輸出的誤差電平將有較大起伏，從而影響VCO的諧振頻率穩(wěn)定度，鎖相環(huán)容易失鎖，頻譜儀上看到的其他頻率分量較大。因此，在設(shè)計(jì)之初要選擇一個(gè)穩(wěn)定度很好的晶振，并且要接地良好。本文選用的28MHz晶振，穩(wěn)定度很好，采用了屏蔽設(shè)計(jì)方法，減小外界對(duì)輸出頻率的干擾。影響相位噪聲的另一個(gè)重要因素是環(huán)路濾波器。在環(huán)路帶寬內(nèi)，鑒相器強(qiáng)迫VCO跟蹤參考頻率，將參考頻率源的相位噪聲帶到VCO上。由于鑒相

11、器噪聲基底通常比參考頻率源的相位噪聲高，因此這一過(guò)程受到鑒相器噪聲基底的支配。由于補(bǔ)償頻率高于環(huán)路帶寬，環(huán)路就不能很好的跟蹤參考頻率，總的相位噪聲等于VCO的相位噪聲, 因此要將環(huán)路帶寬設(shè)置在鑒相器噪聲基底與VCO自由振蕩時(shí)相位噪聲的交叉點(diǎn)上。過(guò)寬和過(guò)窄的環(huán)路帶寬雖然對(duì)VCO的相位噪聲有一定的改善，但不能很好地提高PLL的相位噪聲性能。環(huán)路帶寬在設(shè)計(jì)時(shí)一般不能達(dá)到預(yù)期要求，可以通過(guò)在鑒相器兩輸出之間接一個(gè)電位器，電位器的抽頭接地，通過(guò)調(diào)節(jié)電位器使相位噪聲達(dá)到最小狀態(tài)。3電路測(cè)試圖3所示是設(shè)計(jì)的頻率合成器用頻譜分析儀測(cè)量的結(jié)果。測(cè)試時(shí)將系統(tǒng)設(shè)為第一波道，頻率合成器鎖定的頻率應(yīng)為842.1MHz，

12、從圖3可知3dB帶寬在1kHz以內(nèi)，中心頻率頻譜幅度-6dBm，偏離中心頻率1 kHz處頻譜比中心頻譜小40dBm以上，相位噪聲很低。從系統(tǒng)開(kāi)機(jī)到頻率合成器鎖定，所用時(shí)間非常短，結(jié)果表明設(shè)計(jì)非常成功。4結(jié)束語(yǔ)高頻低相噪頻率合成器是無(wú)人機(jī)著陸系統(tǒng)的一個(gè)關(guān)鍵技術(shù)，如果設(shè)計(jì)不當(dāng)，頻率不穩(wěn)定或噪聲太高，都會(huì)影響著陸系統(tǒng)的測(cè)距和定位精度，本文采用集成鎖相環(huán)頻率合成芯片PE3240設(shè)計(jì)的頻率合成器，可通過(guò)單片機(jī)編程，頻率高且相位噪聲極低，成本小，實(shí)現(xiàn)容易。調(diào)試結(jié)果表明，該頻率合成器設(shè)計(jì)合理，性能很好，成功的應(yīng)用于實(shí)際。本文創(chuàng)新點(diǎn): 通常采用分立器件的頻率合成器相位噪聲較大，而采用一般集成器件的頻率合成器頻

13、率又不太高，頻穩(wěn)度大于20kHz。本文通過(guò)多次試驗(yàn)，為無(wú)人機(jī)著陸系統(tǒng)設(shè)計(jì)了一種頻率高且相位噪聲非常低的頻率合成器，頻穩(wěn)度在1kHz左右，使無(wú)人機(jī)著陸系統(tǒng)達(dá)到所需的精度。參 考 文 獻(xiàn)1 PE3240 2.2 GHz UltraCMOS Integer-N PLL for Product Description Low Phase Noise Applications. Peregrines PE3240 datasheet.2 張偉.采用DDSPLL技術(shù)實(shí)現(xiàn)的L波段頻率合成器.微計(jì)算機(jī)信息(CONTROL & AUTOMATION). 2005年,21卷,11Z期.3 趙穎輝,袁安民,戚云軍.一種基于PE3236的L 波段頻率合成器的設(shè)計(jì)與實(shí)現(xiàn)J.現(xiàn)代電子技術(shù).20044 方立軍,徐光爭(zhēng),馬駿.低相噪數(shù)字鎖相間接頻率合成器的研究J.現(xiàn)代雷達(dá).2000,(10)5 萬(wàn)心平,張厥盛.集成鎖相環(huán)路-原理、特性、應(yīng)