1、第三章第三章集成電路電路中的無源元件集成電路電路中的無源元件集成電路電路中的無源元件集成電路電路中的無源元件l無源元件有電阻、電容，制作工藝與NPN管（或MOS）兼容；l集成電阻、電容最大的優點是元件間匹配及溫度跟蹤好；l缺點為精度低；絕對誤差大；溫度系數大；可制作范圍有限，不能太大，也不能太小，占用芯片面積大；l集成電路中多用有源器件，少用無源器件集成電阻器分類集成電阻器分類l基區擴散電阻l發射區擴散電阻l基區溝道電阻l離子注入電阻l多晶硅電阻和MOSFET形成電阻基區擴散電阻基區擴散電阻12,LW,1:2:3:4:2 0.8;0.55,(2)0.55(0.5 ),SSSjceffjcSjc

2、SsaaSLRRWRWWxWWxLRRknkWxLRRn RK RW 為基區擴散薄層電阻分別電阻器的長和寬端頭修正, 拐角修正因子, 橫向擴散因子修正, 薄層電阻值的修正基區擴散電阻最小條寬的設計基區擴散電阻最小條寬的設計l基區擴散電阻最小條寬受三個限制l由設計規則決定最小擴散條寬l由工藝水平和電阻精度決定l由流經電阻的最大電流決定由設計規則決定最小擴散條寬由設計規則決定最小擴散條寬l設計規則決定最小擴散寬度Wmin，設計規則是從工藝中提取的，為了保證一定成品率而規定的一組最小尺寸，這些規則主要考慮了制版、光刻等工藝可實現的最小條寬度、最小圖形間距、最小可開孔、最小套刻精度，必須符合設計規則。

3、由工藝水平和電阻精度決定由工藝水平和電阻精度決定RminW，WR/R，/， %5,:,對擴散電阻的最小條寬有關水平和工藝控制電阻精度要求上式表明于是有可以忽略時當一般取來自制版光刻隨機誤差目前工藝下根據誤差理論得電阻為WWRRRR：，LL，WLWL，WL、RRWWLLRRRRWLRRSSSSSSS由工藝水平和電阻精度決定由工藝水平和電阻精度決定l由此可見，要提高電阻的精度，可選較大的電阻條寬，為了保證一定的電阻值，電阻的長度必然增加，導致芯片面積增加、寄生電容增加，所以應折衷考慮l雖然擴散電阻的相對誤差很大，但在一定的條件下，可使匹配誤差作的很小，R1、R2與匹配誤差可表示為)()()(222

4、2111122112121WWRRWWRRRRRRRRRRSSSS由工藝水平和電阻精度決定由工藝水平和電阻精度決定l如果將兩個要求匹配誤差很小的電阻，滿足下列條件：l作在同一隔離島上l互相緊挨著l使它們條寬相等l方向相同l作成一個擴散條，中間引出端將它們分成兩個電阻%2 . 0,W)11(/)/(W/21212121最小兩個電阻比可作的很高如果得和線寬變化因此有相同的WWWWRRRRRRSS由流經電阻的最大電流決定由流經電阻的最大電流決定為方塊電阻最大電流單位電阻條寬可流過的單位面積最大功率則有單位面積最大功耗為SAASRSAARPPRIWWRIWLRIPmWPmax maxmaxmaxmin

5、22226maxI/105基區擴散電阻的溫度系數基區擴散電阻的溫度系數TCRlTCR隨RS增大而增大，電阻比的溫度系數可作的很低，因為、xjc、NB相同，電阻比只取決于兩個電阻的L/W；在電路設計中應盡量采用電路特性只與電阻比有關的電路形式發射區（磷）擴散電阻發射區（磷）擴散電阻l直接在外延層上擴散N+層來形成l需一個單獨的隔離區l外延層電阻率高于N+層l不存在寄生效應l不需要隱埋層l與其它電阻作在一個隔離島上l發射區擴散電阻做在一個單獨的P型擴散區l有寄生PNP效應l需要隱埋層l作小電阻、作磷橋隱埋層電阻隱埋層電阻l電阻較小20歐姆/方塊l特別適合作與晶體管集電極相連的小電阻l計算方法與基區

6、電阻相同l隱埋層電阻精度不高、難以控制，工藝因素對其影響太多基區溝道電阻基區溝道電阻定義：在基區擴散層上在覆蓋一層發射區擴散，利用兩次擴散所形成的相當于晶體管基區的部分作為電阻的，稱為基區溝道電阻特點（1）薄層電阻RS較大，用小面積制作大電阻（2）R是兩端外加電壓的函數；電壓很小時為常數（3）只能用作小電流、小電壓，如基區偏置電阻、泄放電阻（4）精度低，沒有獨立控制因數（5）大面積N+-P，所以寄生電容大。R=RS（L/W）外延層電阻（體電阻）外延層電阻（體電阻）l定義：直接在外延層上作成的電阻，兩端的N+擴散區是電極的接觸區，又稱體電阻，不存在寄生效應；不需要隱埋層l特點：外延層電阻大；可承

7、受高壓；橫向修正；電阻相對誤差大；電阻溫度系數大如果在外延層上再覆蓋一層P型擴散層，就可以形成高阻值的電阻。離子注入電阻離子注入電阻l定義:在外延層上注入硼離子,形成電阻區,在電阻區的兩端進行P型雜質擴散,以獲得歐姆接觸,作為電阻的引出端.l特點:薄層電阻可控范圍大,可由注入條件精確控制;電阻精度高,可作大電阻lTCR與退火條件、RS等有關，所以可以控制，當注入硼區，后再注入氬離子時，其溫度系數可降至10-4以下。l缺點：由于注入結深較小，所以注入層厚度受耗盡層影響較大，導致阻值隨電阻兩端電壓的提高而增大MOS集成電路中常用電阻集成電路中常用電阻多晶硅電阻；用多晶硅電阻；用MOS管形成電阻管形

8、成電阻電阻精度可以提高如果采用離子注入允許有較大偏差它要求高阻值電阻可作存儲器單元的負載電阻精度不高擴散量漏擴散時電阻區的橫向為源多晶硅電阻，、WLLRWLRRDsipolySeffsipolySDL)2(:用用MOS管形成電阻管形成電阻l用MOS管形成電阻，占用面積小，但為非線性的l非飽和區大信號溝道電阻11)(2:,0)(2TGSCDSDSTGSDSTGSDSDSCVVKRVVVVVVVKIVR可得到很小時當集成電容集成電容器器l雙極集成電路中常用的集成電容器l反偏PN結電容器lMOS電容器lMOS集成電路中常用的MOS電容器l感應溝道的單層多晶硅MOS電容l雙層多晶硅MOS電容反偏反偏P

9、N結電容器結電容器l工藝與NPN兼容l發射結零偏單位面積電容CjA0較大，擊穿電壓低l集電結零偏單位面積電容CjA0較小，擊穿電壓高l利用并聯方式可提高結零偏單位面積電容CjA0MOS電容器電容器l下電極為N+發射區擴散層；上電極為鋁膜；中間介質為薄二氧化硅，厚度1000A，這層介質對工藝要求較高，一般要額外制作。AtCCoxSIOOXMOS02MOS電容器特點電容器特點l單位面積電容CjA0較小l擊穿電壓高l溫度系數小l當下電極用N+擴散時，MOS電容的電容值基本與電壓大小及電壓極性無關lC/C較大l有較大的CjS， CMOS /Cjs 較小感應溝道的單層多晶硅感應溝道的單層多晶硅MOS電容

10、電容l以柵氧化層為介質,多晶硅為上電極,襯底為下電極;通常C區下襯底表面感應溝道與擴散區S相連l特點:電容值是所加電壓的函數,是個非線性電容,常用自舉電路.雙層多晶硅雙層多晶硅MOS電容電容l構成:作在場氧層上的,電容的上下極(摻雜多晶硅)通過場氧化層與其它元器件及襯底隔離,以薄氧化層為介質的固定電容。l精確控制薄氧化層的質量和厚度，就可得到精確的電容值WLtCoxOX0互連線（廣義上也為一元件）互連線（廣義上也為一元件）l金屬膜連線l擴散區連線l多晶硅連線l交叉連線金屬膜連線金屬膜連線l在設計互連線的鋁條時，除考慮最小鋁條寬度、鋁條間距，電極孔的最小面積，還要考慮下列內容：l一般情況鋁線電阻

11、很小，但鋁膜太薄、鋁連線太長、寬度太窄時，鋁線電阻必須考慮l大電流密度的限制：電流太大會起鋁膜結球，即使電流不太大，長時間通電流，會產生鋁的電遷移現象，即鋁粒離子從負極向正極運動。金屬膜連線金屬膜連線lSI-AL互溶問題：在共熔點溫度（577C），1m厚的AL可以吃掉 0.12m的硅層，而使很薄的雙極晶體管的發射區擴散層和MOS管的源漏擴散層變的更薄。lSI-AL共熔體中吸出的SI原子，會向附近的純鋁中擴散，所以在小接觸孔附近有大塊鋁的情況下，雖然合金溫度不太高，也會從接觸孔邊沿把PN結熔穿金屬膜連線金屬膜連線l一個方法：對淺結、小接觸孔、大而厚的鋁膜，要特別注意選擇合金的溫度和時間l另一個：

12、在鋁中摻硅，對于結深小的器件，硅含量小于2%；以便減小吃硅現象。鋁硅合金硬度比硅高，防止劃傷，但含量不能太高（大于2%），含量太高易吸出，使接觸電阻增大，甚至脫鍵現象。擴散區連線擴散區連線l在雙極集成電路中，基區擴散層電阻較大，一般不用它作內連接。lMOS管的源漏區擴散區的薄層電阻較小，有時用之l一般是源、漏延長而成，但它增加了PN結電容，所以不得已才使用之。多晶硅連線多晶硅連線l采用多晶硅柵工藝，可以用于傳輸小電流的連線。MOS管中，前級輸出到下一級輸入柵之間的連線，一般只流過瞬態電流，多晶硅作此連線最合適不過了，摻雜多晶硅的電阻可作的很小；當尺寸進一步縮小，多晶硅連線電阻變大，可用TI W MO的硅化物作連線。交叉連線交叉連線l利用基區擴散電阻l利用雙基極和雙集電極之間