1、示波器相關問題“一周一問”之十,十一(2011年10月23日更新 測試電源紋波和噪聲的時候,選擇20MHZ的帶寬是為了測試電源自身是否滿足要求,對于電源這種低頻信號而言,20MHZ帶寬已經足夠了。有一疑問:為什么不在示波器上選擇全帶寬?選擇全帶寬是怕受到高頻信號的干擾,而無法測試出電源本身的問題?但是電源對于電路板而言很重要,如果高頻信號也對此有大的干擾,那么電路板就不能正常工作,是不是也應當測試高頻信號對電源的干擾? 我個人認為,為了準確的測量電源紋波信號,就需要把直流以上的噪聲完全測試出來,所以不進行帶寬限制是最好的,不知道我這個觀點是否正確?我的問題的出發點就是想盡量準確的把IC端電源噪

2、聲測量出來。如果來一個20M的帶寬限制,其測試到的結果明顯偏小,就反應不了真實的情況。此時,很有可能隨著IC的門電路的翻轉,電源上有20M以上,且幅度比較大的噪聲存在,這個噪聲有可能使IC的輸出特性變差。如果我測不到這個噪聲,我就可能無法找出合適的電容來把這個噪聲濾掉,從而不能解決電源噪聲引起的問題。不知我的這個理解是否正確? 選擇20M的目的只是要將紋波測試出來,這個是電源的指標。但是對于單板來講,測試電壓的紋波還是需要使用全帶寬去測試,驗證單板電源的穩定性。 因為電源的紋波和噪聲主要來自開關管,而電源的開關管工作在40多KHz,所以選擇20MHz的帶寬來測試。 擾在電路板中主要指的是EMI

3、問題,從能量的角度考慮,電源的能量是最強的,它可以產生很強的磁場,對其它信號的干擾最大,而高頻信號的電壓一般在700mv左右,且信號能產生的磁場很弱,相對于電源而言,對電源的影響很小,可以不計。 對于電源紋波和噪聲,個人認為電源紋波應該使用20MHz的帶寬來測試,而測試噪聲的時候,要使用全帶寬的來測試。原因是:對于紋波來講,是電源輸出的時候,電源自身的開關頻率引起的,而在測試的時候使用20MHz的帶寬,就是為了把高頻的噪聲去掉,為了抓到真實的紋波。而對噪聲來講,要分選取的測試點,一般測試芯片的電源輸入的是放在芯片的接收端,在接受端測試實際的電源噪聲,一般是有一定的范圍要求的,如果超過這個要求,

4、也是需要處理的。而在問題中擔心高頻噪聲在電源自身有影響,這個基本不用擔心,在電源的輸出端一般都是有小的濾波電容進行濾除高頻的噪聲,如果測試電源輸出端有很大的噪聲,建議需要處理一下,用小電容將這部分濾掉。 要把紋波和噪聲分開來看,紋波是由電容的充放電,PWM調解產生(當然,這里也有一部分低頻噪聲,一次電源的波紋還和50HZ的工頻有關。就像問題中所說的那樣,電源的頻率很低,20MHZ保證測出來的是電源本身的問題,而不是高頻干擾。而在噪聲的測試中,是要求把示波器打到全帶寬的,這樣來捕獲全帶寬下開關電源的噪聲。而在定義噪聲的指標時,一般要考慮噪聲和直流壓降一起對后端用電芯片的影響,也就是說,噪聲要占用

5、直流壓降的工作范圍。因此,的確要測試高頻信號對后端用電芯片的影響,而這一影響,就用噪聲來體現。以上是我對紋波噪聲的理解,里面會有一錯誤和遺漏的地方,請指出,謝謝! 對于電源噪聲,我認為在單獨的對電源電路進行測試時,需要進行20MHz 限制,這樣可以發現電源本身有沒有問題,整版的測試需要在電源OK的基礎上進行。一般情況下,我們會在IC的power腳都會加0.1uF進行退耦處理,這個處理其實就是對耦合到電源上的高頻雜波的濾除。當然,如果可以在全帶寬的情況通過spec要求,這個就更好了。其實談到0.1uF的退耦,我有個疑惑,為什么目前電路速度越來越快,但是0.1uF雷打不動?0.1uF究竟對哪個頻段

6、工作最有效?在整版都跑1G/2.5G甚至10G的情況下,有沒有必要將這顆電容值減小?期待得到你的幫助,謝謝! 紋波和噪聲的測試首選使用同軸電纜紋波需要選擇20M帶寬,噪聲的測試需要使用全頻帶,因為有時信號需要以電源平面作為參考面走線,必要時使用頻譜分析儀分析高頻噪聲的頻段。 示波器在模擬前端和數字化過程中會存在垂直噪聲,示波器是測量儀器,示波器帶寬越寬,垂直噪聲就越大,而嚴重的垂直噪聲會影響如下幾點:1.引入幅度測量誤差;2.引入sin(x/x波形重建不確定度;3.引入作為輸入信號沿壓擺率函數的定時誤差(抖動;4.造成可觀測到的不良胖波形;詳細細節參見:因此,不將示波器設置成全帶寬,恰恰是避免

7、,示波器的本底噪聲加入到電源中。我覺得,高頻信號不會對電源產生干擾,電源或者更多的是地,會是高頻信號串擾的一個載體。電路設計中,會在電源出,并上10uf、1uf并聯起來的電容,正式為了避免高頻信號通過電源串擾到電路其他地方。 一般認為5M以下為電源紋波,這個紋波主要是電源的貢獻(關于這塊,我認同問題中說法。對于紋波的要求一般是1%以下;5M以上一般認為是噪聲,也就是問題中說的高頻信號,對于噪聲一般是要求3%5%。個人認為噪聲主要是來自板上器件,這個噪聲主要還是針對電源網絡而言。所以個人認為示波器設置20M測試的紋波測的是電源模塊輸出電源的質量,而示波器的全帶寬測的是整個電源網絡的電源質量,所以

8、對電源質量要求比較高的器件(如鎖相環,A/D等全帶寬的測試也是有必要的。 示波器測量電源紋波時,因為使用接地線很長的示波器探針、或者讓由探針和接地線形成的回路靠近功率變壓器和開關元件等情況,使示波器耦合進了一些高頻干擾,這是由示波器本身的原因引入的,并不是電源輸出的紋波成分,為了測量準確,所以要將對帶寬有所限制,不能選擇全帶寬。選擇全帶寬是怕受到高頻信號的干擾,而無法測試出電源本身的問題。為了保證電路板和電源正常工作,根據實際情況一般要采取在電源輸出端或(和電路板輸入端加低通濾波、關鍵部件屏蔽等措施。電源的抗干擾能力最終也是通過測量紋波和噪聲反映出來。 這個疑問很有道理的,在我們測試中,我們知

9、道電源板內基本都是低頻信號,最高頻莫過于控制芯片的時鐘。當然不可否定電源其他干擾源的影響,這些在EMC 實驗中都會做實驗的;另外,電源輸出測試,我們也測試20M帶寬、200M帶寬下信號和紋波,這我們都有標準的,兩個帶寬下得測試只是在示波器帶寬切換而已,非常容易,測試一下,但也無妨。 關于電源(模塊電源噪聲和紋波的測量:測試方法是:紋波測試是采用20MHZ限制帶寬測試,時間格設置在開關電源PWM 頻率左右。紋波是抓開關電源輸出電壓的波動。噪聲測試必須采用全帶寬測試,要求時間格在200nS/DIV在系統板卡的模塊上一般來說,紋波影響芯片的基本性能和穩定性。噪聲影響收發數據可靠性,丟包,錯包概率。

10、我對這一次的問題很感興趣,因為我在測我電路板上的開關電源的時候就發現開關噪聲很大,這種噪聲不同于紋波,在開關狀態變化時均會出現,通過很多努力,均未能消除。后來,采用接地環測試,也就是縮短試波器探頭的接地線之后,發現測量到的開關噪聲就減小了很多。由此判斷,我之前測到的噪聲應該是開關電源的空間干擾。后來聽別人說,測紋波是要把示波器的帶寬調到20MHz, 我想可能是因為,測試電源時主要是測其電路上的指標,故使用20MHz帶寬,可濾除空間干擾。不知道是這個原因嗎? 關于這個問題,我的看法是:選擇全帶寬是怕受到高頻信號的干擾,而無法測試出電源本身的問題。但這個高頻信號是從場空間通過示波器探頭耦合進去的,

11、并不是電源自身產生的。所以電源供電的電路板可以正常工作,測試電源時也無須測試高頻信號對電源的干擾。但是現在有的開關電源為了提高效率,單位功率等指標,將開關頻率做得很高,如Vicor的電源好多開關頻率都在1MHz左右,此時對電臺等對頻段敏感的應用,就需要全波段考查,否則會引起頻段混疊,電臺收發出錯。 業界一般都是使用20MHz帶寬測量的電源模塊/DC-DC等主供電設備電源輸出噪聲的,如果測量IC管腳處的噪聲,則另當別論。電源噪聲(紋波:噪聲包含很多種的成分(底噪,文波等,是一個籠統的說法。紋波代表有固定頻率的波,在電源里主要是開關頻率對應的噪聲(紋波,故有時電源噪聲和紋波通用。一點個人見解,未必

12、準確。 其實在實際的工程開發測試在中,測試是更有針對性的,所以,以下觀點我不是很贊同。實際的測試中會包括兩部分:紋波測試機噪聲測試。而噪聲測試就是你所提到的不做帶寬限制,最大可能獲取真實情況。 您好!我前幾天在公司內組織過一次紋波測試方面的討論,感覺精確的測量紋波對操作者的要求比較高,需要考慮的因素很多,導致測試的一致性較差。同樣的一個電路,換個人測,結果偏差就會較大,花了很大力氣測出來的結果卻不能讓人信服!我想問個問題,網上有人提到日本的一個紋波測量標準JEITA-RC9131A,它的適用性怎么樣?謝謝!回答18(來自三星:大家知道,對于電源系統來說(PDS,主要包括Source端(VRM

13、和Sink端(Chip對于Source端來講,我們測試的是電源輸出的紋波,示波器選擇20MHZ 的原因是在Source端有很多電源本身的Noise Source,比如說FET,還有電感,如果用全帶寬的話,幾乎大部分Noise Source都會耦合到探頭上面來,這樣的話我們根本測試不到真正電源輸出紋波。對于Sink端來講,相對就比較負責,我們不僅要考慮電源模塊本身的Noise,還要考慮PDS中的其他因素,比如Power Plane的諧振,比如其他noise(VDC之類耦合到Power Plane,比如芯片本身的SSN等等,這個時候如果我們用20MHZ 帶寬的話,反而會遺漏掉很多電源NOISE,從

14、而影響PI效果。所以,我覺得在Power Source端,應該用20MHZ帶寬去測試,而在SINK端得PI測試,則需要全帶寬去測試(當然,也不能用太高的帶寬,從經驗來看, 1GHz2.5GHz的示波器比較合適。 對于單純的電源產品,20MHz已經足夠了,這是因為電源主要的功能是輸出一個恒定的電壓,基本上是一個直流環境,過程中不會涉及到更高速的電路;對于數字電路板上的電源,我個人還是覺得高一點帶寬比較好。我們可以從設計角度想一下,隨著用電器件內驅動、接收開關變化,電源網絡上的電流也會隨之變化,電流的變化也引起了電壓的波動,這一部分的噪聲占電源噪聲的很大比重。一周一問系列之問答錄-100%原汁原味

15、 為了抑制這種噪聲，我們會在電源網絡上放置一定規格、數量的去耦電容，來保 證這個電源網絡的阻抗在有效頻率內是低于目標阻抗的， 從而確保電源噪聲是滿 足要求的，這個要求是兩維的。對應的，電源噪聲也應該是兩維的：噪聲大小和 有效頻率。 這個有效頻率設置到多大沒有定論，但是目前主流的數字電路板上去 耦一般會設計到百兆數量級， 我個人覺得數字電路板上的電源噪聲測試帶寬應該 是與此一個數量級。 回答20(來自ZTE： 看了郵件，覺得電源噪聲說法太籠統，看文章的內容，題目應該是：PDN 的I噪聲測量。有兩層含義：其一，測試點在非理想電源地平面上，非電源模塊 側；其二，噪聲來源應該是IC的開關造成的。 要把評價電源模塊噪聲特性與評 價P