1、第一章 計算機層次結構：數字邏輯層（使用何種線路存儲信息、傳輸信息、運算和加工信息等）->微體系結構層（為了執行指令，需要設置哪些功能部件，這些部件如何組成和怎樣運行等）->指令系統層（是硬件系統設計、實現的最基本最重要的依據、節省硬件資源和有利于提高程序運行效率同時用于設計軟件程序）->操作系統層（主要負責計算機系統中的資源管理與分配，以及向使用者和程序設計人員提供簡單、方便、高效的服務）->匯編語言層->高級語言層->應用層計算機硬件系統由五大功能部件組成，包括：運算器、控制器、存儲器（高速緩存、主存儲器、虛擬存儲器）、輸入設備、輸出設備！運算器部件是計

2、算機中進行數據加工的部件，其主要功能包括：1. 執行數值數據的加減乘除等算術運算，執行邏輯數據的與或非等邏輯運算，由一個被稱為 ALU 的線路完成。 2. 暫時存放參加運算的數據和中間結果，由多個通用寄存器和乘商寄存器承擔。3. 運算器通常也是數據傳輸的通路 。控制器是計算機中控制執行指令的部件，向計算機各功能部件提供每一時刻協同運行所需要的控制信號：1. 正確分析與執行每條指令：取指令>分析指令>執行指令。2. 保證指令按規定序列自動連續地執行。3. 對各種異常情況和請求及時響應和處理。存儲器：由高速緩沖存儲器、主存儲器、虛擬存儲器所組成的多級存儲器系統，是計算機中用于存儲程序和

3、數據的部件。 這三級存儲器各自的功能分工、所用的存儲介質的工作原理和特性各不相同。輸入設備是向計算機中送入程序和數據的具有一定獨立功能的設備，通過 接口 和 總線與計算機主機連通，用于人機交互聯系，如計算機鍵盤和鼠標等。 輸出設備是計算機中用于送出計算機內部信息的設備，例如打印機、顯示器等。計算機系統的軟件分為：系統軟件、應用軟件軟硬件關系：計算機的硬件、軟件二者相互依存，分工互動，缺一不可，硬件是計算機系統中保存與運行軟件程序的基礎，軟件則是指揮硬件完成預期處理功能的命令。計算機系統主要的性能指標：計算機字長（CPU 一次能處理數據的位數與 CPU 中的 寄存器位數 有關）、CPU速度（1、

4、主頻2、CPU每秒能執行的指令條數MIPS）、存儲容量（存放二進制信息的總位數）、內存儲器的存取周期和外存儲器的數據傳送速率、輸入輸出設備的入出速度、計算機內部的并行處理能力第二章交換律 A+B=B+A AB=BA結合律 A+(B+C)=(A+B)+C A(BC)=(AB)C分配律 A+BC=(A+B)(A+C) A(B+C)=AB+AC吸收律 A+AB=A A(AB)=AB A+AB=A+B (A+B)(A+C)=A+BC反演律 AB=A+B A+B=A B半加器不考慮進位， 組合邏輯電路：電路的輸出僅決定于該電路當前輸入的狀態，與電路以前的狀態（以前的輸入信號或操作過程無關，即無記憶功能。

5、v 時序邏輯電路：含有觸發器記憶功能的電路電路的輸出狀態不僅與當前輸入信號的狀態有關，還與電路以前的狀態（以前的輸入信號或操作過程）有關。第三章 計算機為什么要用二進制：1、符號個數少，物理上容易實現，即容易找到具有穩定狀態且方便控制，容易用兩個狀態表示0、1；2、與邏輯的真假兩個值相對應，易于邏輯判斷；3、二進制編碼、計數和算術運算規則簡單，易于電路實現，為提高計算機運算速度和降低使用成本奠定基礎。 數字化編碼的兩大要素：基本符號的種類和這些符號的組合規則 原碼、反碼、補碼；補碼運算；溢出判斷：正數的原碼=反碼=補碼，負數補碼=反碼+1，兩個正數和為負數正溢出，兩個負數相加為正數負溢出。正+

6、正得負；負+負得正；正-負得負；負-正得正數值位有向符號位的進位，但符號位不產生向更高位的進位；或數值位沒有向符號位的進位，但符號位有向更高位的進位（雙進位判斷、異或門實現）雙符號位的值為 01 或 10奇偶校驗碼原理：在K位有效信息位之外增加1位校驗，使K+1位碼字中的1的個數保持為偶數（偶校驗）或 奇數（奇校驗）海明碼計算校驗位的位數：假設有效信息位為k位，增加r位校驗位，構成n=k+r位海明碼字。若要求海明碼能糾正一位錯誤，用r位校驗位產生的2r個狀態表明有無出錯及錯誤位置，則要求r滿足： 2 r k + r + 1（檢一糾一）如果要求能糾正一位錯誤，并能同時發現兩位錯誤，則應滿足 2

7、r k + r + 2 （2 r-1 k + r）（檢二糾一）舉例8位編碼數據位，計算有4位糾正位P4=D7ÅD6ÅD5ÅD4P3=D7ÅD3ÅD2ÅD1P2=D6ÅD5ÅD3ÅD2ÅD0P1= D6ÅD4ÅD3ÅD1ÅD0監督表達式:S4=P4ÅD7ÅD6ÅD5ÅD4S3=P3ÅD7ÅD3ÅD2ÅD1S2=P2ÅD6ÅD5ÅD3ÅD2&

8、#197;D0S1=P1ÅD6ÅD4ÅD3ÅD1ÅD0 若S4S3S2S1=0000，則信息正確。否則，表示Hi位出錯i=S4S3S2S1的十進制數值。 第四章運算器是計算機五大功能部件之一，在控制器的指揮控制下，完成指定給它的運算處理功能(算術、邏輯運算)，由一個被稱為 ALU 的線路完成； 暫時存放參加運算的數據和中間結果，由多個通用寄存器和乘商寄存器承擔；也是CPU內部數據傳送的重要通路。 運算器通常包括定點運算器和浮點運算器兩種類型：定點運算器：完成對整數類型數據的算術運算、邏輯類型數據的邏輯運算浮點運算器：完成對浮點類型數據的算術運算

9、 定點運算器功能：1、完成算術與邏輯運算功能 2、暫存參加運算的數據和中間結果 3、乘除法運算的硬件線路支持 4、作為處理機內部數據通路（Data Path） 定點運算器的基本組成： 算術邏輯運算單元ALU：核心部件，位數取決于機器字長，通常為16、32、64位，將關系到處理數據的能力。 暫存器：用來存放參與計算的數據及運算結果，它只對硬件設計者可見，即只被控制器硬件邏輯控制或微程序所訪問 。 通用寄存器堆：用于存放程序中用到的數據，它可以被軟件設計者所訪問。寄存器個數將影響讀寫存儲器的頻率，將影響系統的運行速度。 標志寄存器：用來保存ALU操作結果的某些狀態，這種狀態可作為外界對操作進行分析

10、的一個依據，也可以用于判斷程序是否要轉移的條件，該寄存器通常也稱為狀態寄存器。 內部總線：用于連接各個部件的信息通道。 、 片與片的連接串行方式傳送用時長，影響系統性能并行進位 （運算時同時得到自己的進位信號）采用并行進位的目的是提高加法器的運算速度。浮點運算器IEEE 754標準格式化浮點數的實際公式是： N=() S *（1+M）*2（E127）S符號位，M是尾數（一般1.幾取后面的0.幾）IEEE 754不使用隱藏位，階碼移128浮點數的實際公式是： N=() S *M *2（E128）第五章 用于組成計算機程序、指示計算機硬件執行某項運算或操作功能的命令叫指令 硬件系統用于實現每條指令

11、的功能，解決指令之間的連接關系； 軟件由按一定規則組織起來的許多條指令組成，完成一定的數據運算或者事務處理功能。 指令系統優劣是一個計算機系統是否成功的關鍵因素。 對指令系統的要求 完備性: 指令齊全，編程方便 高效性：占內存少，運行速度快 規整性：指令和數據使用規則統一、簡單，易學易記 兼容性：新舊機指令軟件兼容 機器語言是計算機硬件能直接識別和運行的指令的集合,是二進制碼組成的指令，用機器語言設計程序基本不可行。 匯編語言是對計算機機器語言進行符號化處理的結果,再增加一些為方便程序設計而實現的擴展功能。 高級語言又稱算法語言，它的實現思路，不再是過分地“靠攏”計算機硬件的指令系統，而是著重

12、面向解決實際問題所用的算法，瞄準的是如何使程序設計人員能夠方便地寫出處理問題和解題過程的程序，力爭使程序設計工作的效率更高。 指令是由操作碼和操作數地址兩部分組成的 操作碼：用來指明該指令所要完成的操作，如加法、減法、傳送、移位、轉移等等。 操作數：用來尋找運算所需要的操作數（源操作數和目的操作數）。 操作碼的組織與編碼 1.操作碼長度固定：將操作碼集中放在指令字的一個字段內。這種格式便于硬件設計，指令譯碼時間短，廣泛應用于字長較長的、大中型計算機和超級小型計算機以及RISC中。 2.操作碼長度不固定：指令操作碼分散在指令字的不同字段中。 3.交叉安排：操作碼字段與操作數字段有所交叉 操作數類

13、型 存儲器類型：操作數存放在主存中，A為其地址信息 寄存器類型：操作數存放在CPU的通用寄存器中，A為寄存器號 立即數類型：操作數存放在指令（地址字段）中 外圍設備（接口）寄存器：通過端口地址操作 指令功能的分類：算術與邏輯運算類指令、移位操作類指令、數據傳送類指令、轉移類指令，子程序調用與返回指令、輸入輸出指令、特權指令、其它指令。 主要尋址方式： 1. 立即數尋址：所需的一個操作數在指令的地址字段部分直接給出。例：操作數 1234H，這里的 H 表示 1234 是 16 進制的值 2. 直接尋址：在指令的地址碼字段，直接給出所需的操作數(或指令) 在存儲器中的地址。例：Addr = 571

14、8H，5718H = 3，則用 5718H作地址，從內存儲器單元中讀出的操作數就是 3。 3. 寄存器尋址、寄存器間接尋址 4. 變址尋址:操作數的地址由指定的變址寄存器（由Reg指定）的內容和指令中的變址偏移量（Disp）相加得到,例：LDRX R0，OffsetR5;Offset=18H，Reg=5，(R5)=5700H,則操作數地址 = 5718H 5. 相對尋址：指令的地址由程序計數器 PC 的內容（即當前執行指令的地址）和指令的相對尋址偏移量相加得到，【例】JR 48H ;Disp = 48H,(PC) = 5600H則實際地址 = 5648H 6. 間接尋址：指令的地址碼字段給出的

15、內容既不是操作數，也不是操作數的地址，而是操作數（或指令）地址的地址，這被稱為間接尋址方式，多一次讀內存儲器的操作。 7. 基址尋址：在計算機中設置一個專用的基址寄存器，操作數（或指令）的地址通過基址寄存器的內容和指令中的地址碼相加得到，【例】Disp= 18H，BS= 5700H則操作數地址=5718H 8. 堆棧尋址 第六章 計算機的功能：是執行程序（依次排列起來的指令代碼） 控制器的功能：正確地分步完成每一條指令規定的功能, 正確且自動地連續執行指令; 控制器的組成 1）程序計數器（PC）：提供指令在內存中的地址，可以增量或接收下一條要執行的指令地址。 2）指令寄存器（IR）：保存讀取的

16、指令內容。 3）指令步驟標記線路: 標記出每條指令的各個執行步驟的相對次序關系。 4）時序控制信號產生部件：給出計算機各功能部件協同運行所需要的控制信號。（各部件包括運算器部件、主存儲器部件、總線及輸入/輸出接口(輸入/輸出設備) 、也包括控制器部件） 控制器的分類 硬連線的控制器：基本原理是根據指令的要求、當前的時序及外部和內部的狀態情況，按時間的順序發送一系列微操作控制信號。它由復雜的組合邏輯門電路和一些觸發器構成，因此又稱為組合邏輯控制器，或常規邏輯控制器。提供信號：生成法：將操作碼和微操作序號作為輸入，寫出控制信號和下一微操作序號的邏輯表達式，然后，用相應的邏輯器件實現。微程序的控制器

17、：思想就是每條機器指令的功能都用一段相應的微程序來實現，在微程序設計中充分運用了軟件的程序設計技術，使得微程序流程中也有微程序分支、微程序循環、微子程序等。提供信號：查表法：將每一操作碼的每個微操作對應的全部控制信號和下一操作步驟事先存儲在控制存儲器中，需要的時候從控制存儲器中讀出。硬連線的控制器組成：程序計數器PC、指令寄存器IR、脈沖源、啟停控制邏輯和節拍發生器、時序控制信號產生部件節拍發生器的作用：是用多位觸發器的輸出信號的不同組合狀態來標識每條指令的不同執行步驟。遵循的原則是：盡量做到從當前節拍切換到下一個節拍時，只有一個觸發器的狀態發生變化，辦不到時，也要盡量使狀態發生變化的觸發器數

18、目最少。此外，還要考慮有利于對寫出的節拍發生器的邏輯表達式的邏輯化簡。 控制器應提供的控制信號：1. 運算器部件、2. 讀寫主存儲器或I/O接口、3. 對內部總線數據來源的控制、4. 寄存器接收和其它特定控制信號 硬連線控制器的優點：形成控制信號所必需的信號傳輸延時時間短，對提高系統運行速度有利。缺點：設計控制計算機各功能部件所需的時序控制信號的邏輯比較復雜，尤其是不方便對設計方案的改動 微指令具有兩項功能： （1）提供一條機器指令的一個執行步驟所需要的控制信號。（2）讀出下一條待用微指令的地址，以便自動有序地讀出每一條微指令，解決機器指令執行步驟之間的正確接續問題。硬連線與微程序控制器比較相

19、同點：完成相同的功能控制信號基本相同.不同點:控制信號生成部件的組成和實現方式不同、步驟標記實現方式不同、性能不同。一些指令重點必考 第七章 存儲器的作用：計算機中用來存放程序和數據的部件，是計算機的重要組成 程序和數據的共同特點：二進制位串 存儲器的分類： （1）按存儲介質分類 半導體器件：半導體存儲器（RAM、ROM，用作主存） 磁性材料：磁表面存儲器（磁盤、磁帶，用作輔存） 光介質：光盤存儲器（用作輔存）（2）按存取方式分類 隨機存取存儲器：存儲器中任何存儲單元的內容都能被隨機存取，且存取時間和存儲單元物理位置無關（主存） 順序存取存儲器：存取時間和存儲單元的物理位置有關 （磁盤、磁帶）

20、 相聯存儲器：按內容訪問。（3）按存儲器的讀寫功能分類 只讀存儲器（ROM）：一般隱含指隨機存取。 讀寫存儲器（RAM）：一般隱含指隨機存取。（4）按信息的可保存性分類 永久記憶的存儲器：又稱非易失性存儲器，在斷電后還能保存信息（輔存、ROM） 非永久記憶的存儲器：又稱易失性存儲器，在斷電后信息丟失（主存中的RAM）（5）按在計算機系統中的作用分類 主存儲器：又稱內存，為主機的一部分，用于存放系統當前正在執行的數據和程序，屬于臨時存儲器。在現代計算機中，主存儲器處于全機的中心地位。 輔助存儲器：又稱外存，為外部設備，用于存放暫不用的數據和程序，屬于永久存儲器。存儲器的性能指標 ：存儲容量、存儲

21、速度（存取時間、存取周期、存儲器帶寬三個量來衡定）、存儲器的價格、可靠性、功耗。存儲器追求的目標：盡可能快的存取速度、盡可能大的存儲空間、盡可能低的單位成本。為什么采用多級存儲器結構：選用生產與運行成本不同的、存儲容量不同的、讀寫速度不同的多種存儲介質，組成一個統一的存儲器系統，使每種介質都處于不同的地位，發揮不同的作用，充分發揮各自在速度、容量、成本方面的優勢，從而達到最優的性能價格比，以滿足使用要求。 三級結構存儲器：cache主存輔助存儲器 SRAM存儲器：使用雙穩態觸發器表示0和1代碼。電源不掉電的情況下，信息穩定保持（靜態）。存取速度快，集成度低（容量小），價格高。常用作高速緩沖存儲

22、器Cache。DRAM存儲器：使用半導體器件中分布電容上有無電荷來表示0和1代碼。 讀出后信息被破壞；即使電源不掉電的情況下，信息也會丟失，因此需要不斷刷新。存取速度慢，集成度高（容量大），價格低。常用作內存條。存儲器容量擴展的三種方法：字擴展、位擴展、字位擴展解決問題：彌補CPU與主存速度上的差異。 從存儲器角度，解決問題的有效途徑：主存采用更高速的技術來縮短存儲器的讀出時間，或加長存儲器的字長。在每個存儲器周期中存取幾個字（多體交叉存儲）。 采用并行操作的多端口存儲器。在CPU和主存之間加入一個高速緩沖存儲器（Cache），以縮短讀出時間。第八章高速緩沖存儲器（Cache）用途：設置在 C

23、PU 和 主存儲器之間，完成與CPU高速交換信息（ cache的速度比主存快510倍），盡量避免 CPU不必要地多次直接訪問相對慢速的主存儲器，從而提高計算機系統的運行效率。實現：這是一個存儲容量小，但讀寫速度更快的，以關聯存儲器方式運行、用靜態存儲器（SRAM）芯片實現的存儲器系統。 建立高速緩沖存儲器的理論依據:是程序訪問的局部性原理使用高速緩沖存儲器是為了解決速度問題，存儲管理 主要由硬件實現。使用虛擬存儲器是為了解決容量問題， 存儲管理主要由軟件實現。后者在執行程序時，必須把邏輯地址映射到主存儲器的物理地址 空間上，這個過程稱為虛實地址的轉換 。 在計算機中，主存的工作方式是

24、隨機按字存取；輔存的工作方 式是DMA成組傳送高速緩沖存儲器的地址映像、特點全相聯映射（主存的字塊可以和cache的任何字塊對應，利用率高，方式靈活。標志位較長，比較電路的成本太高。如果主存空間有2m塊，則標志位要有m位。同時，如果cache有c行，則需要有c個比較電路。比較器電路難于設計和實現，因此只適合于小容量的cache。）主存中的一塊可以映射到Cache中任何一個位置直接映像（主存的字塊只可以和固定的cache字塊對應，方式直接，利用率低。標志位較短，比較電路的成本低。如果主存空間有2m塊，cache中字塊有2c塊，則標志位只要有m-c位。且僅需要比較一次。）主存中的一塊只能映射到Ca

25、che中唯一的一個位置定位時，不需要判斷，只需替換多路組相聯映射（折衷方案。組間為全相連，組內為直接映像。集中了兩個方式的優點。成本也不太高。）主存中的一塊可以選擇映射到Cache中多個位置 cache替換算法隨機替換（RAND）隨機找一個cache塊進行替換，比較盲目。先進先出算法（FIFO）將最早調入cache的字塊替換出去，采用循環電路容易實現，開銷小。最近最少使用算法（LRU）存取速度：寄存器 > Cache > 主存 > 輔存按照主存-外存層次的信息傳送單位不同，虛擬存儲器有段式 頁式和段頁式三類第十一章 外部設備在計算機系統中的作用：人機對話的重要設備；完成數據媒

26、體變換的設備；計算機系統軟件和信息的駐存地；計算機在各領域應用的重要工具。 外圍設備的特點：外設具有種類多；工作速度差異大；運行原理差異大；時序獨立、異步性明顯；接口邏輯千差萬別等特點。 解決問題的途徑： 建立公用的交換信息的通路，提供各部件協調使用通路規則，這個通路就是計算機總線。 在CPU和各種不同的外圍設備之間設置功能電路，作為兩者之間的橋梁，解決二者之間的連接、溝通、匹配、緩沖等，使CPU和外設協調工作，這個功能電路就是輸入輸出接口（設備接口卡、I/O接口電路），又叫“I/O適配器”（I/O Adapter）。支持多個I/O設備并發執行輸入輸出操作，降低輸入輸出操作對CPU干預的需求，

27、采用多種不同的輸入輸出方式，如中斷方式、DMA方式等。總線的基本特性共享:指多個部件連接在同一條總線上，各個部件之間都可以通過這條總線來進行信息的交換。分時:某一時刻，只可以有一個部件向總線上發送信息，但卻可以有一個或多個部件同時接收信息。總線的分類CPU內部總線：即內總線，是CPU內部各部件之間的信息傳送線。 系統總線：指連接CPU與主存或I/O接口之間的信息傳送線，它是連接整機系統的基礎。通信總線：主要是用于計算機系統之間或計算機與外部設備之間的通信。按數據傳送方式分類并行總線采用多根數據線同時傳送一個字節或一個字的所有位。 串行總線采用一根數據線一位一位地傳送數據按總線的通信定時方式分類同步總線：異步總線：總線周期：通過總線完成一次內存讀寫操作或者完成一次I/O設備讀寫操作所需的時間，一般由地址時間和數據時間兩個時間段組成系統總線的結構 單總線結構系統只使用一組總線，所有的部件和設備都接在這唯一的總線上，包括數據總線，地址總線，控制總線，其優點是結構簡單，成本低廉，缺點是運行效率低。 雙總線結構 是指在計算機中配置兩組總線，即在處理機總線上通過一塊擴展總線的控制