0組合邏輯電路的設計三人表決器的設計公開課教案_第1頁
0組合邏輯電路的設計三人表決器的設計公開課教案_第2頁
0組合邏輯電路的設計三人表決器的設計公開課教案_第3頁
0組合邏輯電路的設計三人表決器的設計公開課教案_第4頁
全文預覽已結束

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、電子信息部 張瑞顯 時間：2017-10-12課題章節第7章 組合邏輯電路授課班級16電子2（班）授課課時1課時授課形式講授授課章節三人表決器的設計教學目的認知目標了解組合邏輯電路的設計步驟能力目標能夠根據控制要求進行組合電路的設計情感目標通過學習設計過程，培養學生的認真、細致的工作態度。重點1.組合邏輯電路的設計步驟；2.邏輯表達式的化簡；3.由最簡表達式繪制組合邏輯電路。難點控制要求轉換成真值表2.化簡表達式 授課方式講授、任務驅動、演示、討論教學資源多媒體投影、電子課件、三人表決器背景學情本節內容是組合邏輯電路的重要組成部分，它在教材中起著承上啟下的作用，既是對前面所學的邏輯電路圖、真值

2、表、邏輯函數表達式及邏輯代數等知識的綜合運用，又是為后續編碼器、譯碼器等中規模組合邏輯電路的學習奠定基礎。優勢：本次所教授班級為中職16電子2班學生，該班在學習了組合邏輯電路的分析與設計基礎上，對邏輯代數的化簡、真值表、邏輯門電路等步驟都有了相應程度的了解。不足：學生至今沒有參與過電子方面的實訓，相關專業理論及技能知識基礎差，分析解決問題能力較差。板書設計三人表決器的設計一、知識回顧 四、課堂小結二、新課導入 五、布置任務三、新課講授設計步驟：1. 邏輯功能；2. 列真值表；3. 邏輯表達式；4. 化簡邏輯表達式；5. 邏輯電路圖教學過程教 學 內 容教學過程教學方法知識回顧復習引導新課導入引

3、入啟發任務目標一）功能要求：請同學們為這種類型節目的三位評委設計一個表決器，功能要求是三位評委各控制三個按鈕A、B、C中的一個，按下為“1”表示贊成，不按為“0”表示不贊成，以少數服從多數的原則表決事件結果Y，表決結果用指示燈來表示，如果多數贊成則為通過Y=1綠燈亮，反之則為不通過Y=0燈不亮（或者紅燈亮）。任務討論新課內容二）列真值表（輸入、輸出分配）三評委A、B、C；同意，按鍵為“1”，否則為“0”；表決結果Y：通過為“1”，否則為“0”。展示引導討論教學過程教 學 內 容教學過程教學方法新課內容三）邏輯表達式（遵循少數服從多數的原則）ABCY000000100100 01111000101111011111可得 四）化簡邏輯表達式又 =五）邏輯電路圖（提問，讓學生自由討論，電路中用到的門電路）根據邏輯表達式，得圖：展示練習展示互動引導 討論 練習 演示 歸納教學過程教 學 內 容教學過程教學方法新課內容用Multisim仿真驗證：展示討論課堂小結邏輯電路的設計方法步驟（重點）1.功能分析輸入、輸出分配； 分配2.真值表； 列表（難點）3.邏輯表達式； 得式（重點）最簡表達式；化簡（重難點）5.邏輯電路圖。 畫圖（重點）師生討論歸納布置任務【課后試一試】根據繪制的邏輯電路圖，試著自己動手用Multisim軟件繪制由集成電路塊74LS00、74LS1

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論